[發明專利]具有用于減少電容的間隙的器件

無效

• 申請號: 200680044251.3
• 申請日: 2006-11-17
• 公開（公告）號: CN101317259A
• 公開（公告）日: 2008-12-03
• 發明（設計）人: S·M·列扎·薩賈迪;黃志松
• 申請（專利權）人: 朗姆研究公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京康信知識產權代理有限責任公司
• 代理人: 余剛;尚志峰

技術領域

本發明涉及半導體器件的形成。更具體地，本發明涉及具有用于減少電容的間隙的半導體器件的形成。

背景技術

在基于半導體的器件(例如，集成電路或平板顯示器)制造中，雙大馬士革結構可與銅導體材料結合使用，以減少與先前技術所使用的鋁基材料中信號傳播相關的RC延遲。在雙大馬士革中，不是蝕刻該導體材料，而是過孔和溝槽可蝕刻入介電材料并利用銅填充。多余的銅可利用化學機械拋光(CMP)去除，而保留利用過孔連接的銅線條以用于信號傳輸。為進一步減少RC延遲，可使用多孔或無孔的低k介電常數材料。在該說明書和權利要求書中，低k定義為k＜3.0。

美國專利6,297,125披露了使用空氣間隙以減少電容。

發明內容

為達到前述以及符合本發明的目的，提供了一種用于減少半導體器件之間電容的方法。在介電層內形成多個接觸結構。形成掩模以覆蓋該接觸結構，其中該掩模具有用于暴露該介電層部分的掩模特征，其中該掩模特征具有寬度。利用側壁沉積物收縮該掩模特征的寬度。穿過該側壁沉積物將間隙蝕刻入該介電層。閉合該間隙以在該間隙內形成袋室。

在本發明的另一個表現形式，提供了一種用于減少半導體器件之間電容的方法。在介電層內形成多個接觸結構。形成掩模以覆蓋該接觸結構，其中該掩模具有用于暴露該介電層部分的掩模特征，其中該掩模特征具有寬度。利用側壁沉積物收縮該掩模特征的寬度，其中收縮該掩模特征的寬度將該掩模特征的寬度收縮5-80％，其中收縮該掩模特征的寬度包括至少一個收縮循環，其中每個收縮循環包括：收縮沉積階段，其在該掩模特征的側壁上形成沉積物以收縮該掩模特征；以及收縮形貌成形階段，其在該掩模特征的側壁上成形該沉積物，其中該形貌成形階段成形該掩模特征側壁上的沉積物以形成垂直側壁。穿過該側壁沉積物將間隙蝕刻入該介電層。閉合該間隙以在該間隙內形成袋室，其中該閉合該間隙包括多個循環，其中每個循環包括方包沉積階段以及方包形貌成形階段。

在本發明的另一個表現形式中，提供了一種用于減少半導體器件之間電容的裝置。等離子處理室，包括：室壁，其形成等離子處理室內腔；基片支撐件，其用于在該等離子處理室內腔內支撐基片；壓力調節器，其用于調節該等離子處理室內腔內的壓力；至少一個電極，其用于提供功率到該等離子處理室內腔以維持等離子；氣體入口，其用于提供氣體到該等離子處理室內腔內；以及氣體出口，其用于從該等離子處理室內腔排出氣體。提供與該氣體入口流動連接的氣體源，包括收縮沉積氣體源以及收縮形貌成形氣體源。可控地連接到該氣體源和該至少一個電極的控制器，包括至少一個處理器以及計算機可讀介質。該計算機可讀介質包括用于利用側壁沉積物收縮掩模特征寬度的計算機可讀代碼，其包括多個循環。每個循環包括：用于從該收縮沉積氣體源提供收縮沉積氣體的計算機可讀代碼，用于從該收縮沉積氣體產生等離子的計算機可讀代碼，用于停止來自該收縮沉積氣體源的收縮沉積氣體的計算機可讀代碼，用于從該收縮形貌成形氣體源提供不同于該沉積氣體的收縮形貌成形氣體的計算機可讀代碼，用于從該收縮形貌成形氣體產生等離子的計算機可讀代碼以及用于停止來自該收縮形貌成形氣體源的收縮形貌成形氣體的計算機可讀代碼。該計算機可讀介質進一步包括用于穿過該側壁沉積物將間隙蝕刻入接觸結構之間的蝕刻層的計算機可讀代碼以及用于閉合該間隙以在該間隙內形成袋室的計算機可讀代碼。

本發明的這些和其它特點將在以下詳細描述中結合附圖進行更詳細地說明。

附圖說明

在附圖中，本發明以示例而非限制性的方式進行說明，并且其中相似的參考標號指代類似的元件，其中：

圖1是可用在本發明實施方式中的處理工藝的高層流程圖；

圖2A-E是根據本發明實施方式的經處理堆棧的橫截面示意圖和俯視圖；

圖3是收縮掩模內特征的步驟的更詳細的流程圖；

圖4是可用于實現本發明的等離子處理室的示意圖；

圖5A-B說明了一種計算機系統，其適于實現用于本發明實施方式中的控制器；

圖6是形成袋室以及完成處理工藝的更詳細的流程圖；

圖7A-H是根據本發明另一個實施方式的處理的堆棧的橫截面示意圖和俯視圖；

圖8是形成袋室及完成該處理工藝的另一種處理工藝的更詳細的流程圖；

圖9是形成方包閉合部的更詳細的流程圖。

具體實施方式