[發(fā)明專利]電流模式邏輯數(shù)字電路

無效

• 申請(qǐng)?zhí)枺?/td>: 200680042996.6
• 申請(qǐng)日: 2006-10-27
• 公開（公告）號(hào): CN101310441A
• 公開（公告）日: 2008-11-19
• 發(fā)明（設(shè)計(jì)）人: 克里斯特弗·圖馬佐;弗朗西斯科·坎尼羅
• 申請(qǐng)（專利權(quán)）人: 托馬茲技術(shù)有限公司
• 主分類號(hào): H03K19/094
• 分類號(hào): H03K19/094
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司
• 代理人: 王波波

技術(shù)領(lǐng)域

本發(fā)明涉及電流模式邏輯數(shù)字電路，特別是，盡管不必須，涉及MOS電流模式邏輯數(shù)字電路。

背景技術(shù)

目前，幾乎所有的數(shù)字電路都是由互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)場(chǎng)效應(yīng)晶體管(FET)技術(shù)構(gòu)造而成的。圖1示出了CMOS反相器電路。當(dāng)輸入電壓vi為“高”時(shí)，n-MOSFET(NMOS)M1導(dǎo)通，同時(shí)p-MOSFET(PMOS)M2關(guān)斷，所以，輸出節(jié)點(diǎn)通過NMOS?M1連接到地，輸出電壓為“低”。當(dāng)輸入電壓為vi為“低”時(shí)，NMOS?M1關(guān)斷，同時(shí)PMOS?M2導(dǎo)通，所以輸出節(jié)點(diǎn)通過PMOS?M2連接到Vdd電源線，輸出電壓為“高”。

支持CMOS邏輯電路應(yīng)用的基本原理是當(dāng)給定電路處于靜態(tài)時(shí)，沒有電流流過CMOS晶體管。電流只在電路的開關(guān)過程中流過。所以，CMOS邏輯電路的功耗極低。在實(shí)際中，即使在靜態(tài)，也會(huì)有泄漏電流流過晶體管。大規(guī)模器件中這種泄漏電流相對(duì)較小。比如，對(duì)于采用微米級(jí)CMOS工藝的晶體管，靜態(tài)時(shí)流過晶體管的泄漏電流大約在皮安培的量級(jí)。

CMOS數(shù)字電路的工作頻率很大程度上是由晶體管的柵電容決定的。為了能使電路在非常高的頻率下工作，柵電容(進(jìn)一步說是柵尺寸)必須制作得盡量小。這就意味著溝道長(zhǎng)度必須盡量短。當(dāng)前的工藝方法能夠允許溝道長(zhǎng)度在深亞微米的范圍內(nèi)。

在亞微米溝道長(zhǎng)度下，必須降低施加在MOSFET柵極的開關(guān)電壓以免破壞器件。典型地，對(duì)于0.13μm到0.18μm工藝，開關(guān)電壓必須在1.8V的量級(jí)或著更低。因此，開關(guān)電壓將接近于傳統(tǒng)MOSFET的閾值電壓，即圖2(a)和圖2(b)中的V_T。(圖2(a)和圖2(b)取自“Operation?andModeling?of?the?MOS?Transistor”，Yannis?Tsividis，Oxford?University?Press(2003))。因此，器件被設(shè)計(jì)成具有更低的閾值電壓。然而，這會(huì)導(dǎo)致為了完全關(guān)斷NMOS[PMOS]器件，必須要有一個(gè)負(fù)的柵-源[源-柵]電壓，而如果采用接近零伏特的關(guān)斷電壓時(shí)，就會(huì)存在一個(gè)較大的亞閾值泄漏電流。因此，CMOS數(shù)字電路的功耗會(huì)變大，而且會(huì)受開關(guān)噪聲抑制能力降低和電源電壓波動(dòng)所引起的相關(guān)問題的影響。

CMOS邏輯電路的一種替代電路是電流模式邏輯(CML)。(當(dāng)采用與MOSFET相對(duì)應(yīng)的雙極型晶體管時(shí)，CML有時(shí)被稱作發(fā)射極耦合邏輯(ECL)。)CML基于如圖3(a)所示的差分對(duì)，從電源消耗實(shí)質(zhì)上恒定的電流。通過在差分對(duì)的輸入端施加一個(gè)合適的電壓擺幅，恒定的電流能夠從一條支路轉(zhuǎn)換到另一條支路。在CML中，由于泄漏電流是恒定電流源的一部分，因此它的影響并不顯著。由于這個(gè)恒定電流從電源流向地，所以開關(guān)噪聲被減小了，而且由于CML的工作是基于差分對(duì)的，由電源電壓波動(dòng)引起的問題也被減小了。

由于能夠降低模擬和數(shù)字模塊之間的數(shù)字干擾，CML適用于數(shù)模混合信號(hào)環(huán)境。由于CML電路采用了恒定的電流源，所以它具有與工作頻率或邏輯門動(dòng)作無關(guān)的恒定功耗。功耗與頻率無關(guān)是因?yàn)閮蓷l支路被對(duì)稱地驅(qū)動(dòng)，并處于相反的相位。

按照M.Mizumo等在‘A?GHz?MOS?Adaptive?Pipeline?Technique?UsingMOS?Current-Mode?Logic’，IEEE?Journal?of?Solid-Stage?Circuits?June?1996，Vol.31，No.6，pp.784-791.中所述，通過相應(yīng)地改變電壓擺幅，可以采用自適應(yīng)的流水線技術(shù)來檢測(cè)CML需要的工作速度并降低它的功耗。

由于具有恒定靜態(tài)功耗，CML并不適合于低功耗、低頻率的應(yīng)用。

在有功耗限制的應(yīng)用中，比如醫(yī)學(xué)應(yīng)用中，可以采用基于CMOS的模擬技術(shù)進(jìn)行處理，這時(shí)，MOSFET工作在弱反型區(qū)，也稱為“亞閾值區(qū)”或“亞V_T區(qū)”。在弱反型操作中，晶體管的弱反型漏-源電流I_DS與柵-源電壓(V_GS)表現(xiàn)為指數(shù)關(guān)系，對(duì)于NMOS器件，當(dāng)V_GS≤V_M時(shí)，這個(gè)關(guān)系表示為：