[發(fā)明專利]相位內(nèi)插器

無效

• 申請(qǐng)?zhí)枺?/td>: 200680042548.6
• 申請(qǐng)日: 2006-12-08
• 公開（公告）號(hào): CN101310440A
• 公開（公告）日: 2008-11-19
• 發(fā)明（設(shè)計(jì)）人: Y·范;I·A·揚(yáng)
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): H03H11/16
• 分類號(hào): H03H11/16;H04L7/033;H03K5/13
• 代理公司: 永新專利商標(biāo)代理有限公司
• 代理人: 鄔少俊;王英

1.一種相位內(nèi)插器，包括：

第一電路，其輸出具有第一相位延遲的第一信號(hào)和具有第二相位延遲的第二信號(hào)；以及

被耦合成從所述第一電路接收所述第一和第二信號(hào)的相位混合器，所述相位混合器包括：

多個(gè)電流驅(qū)動(dòng)器，每個(gè)所述電流驅(qū)動(dòng)器包括電流驅(qū)動(dòng)器輸入端和電流驅(qū)動(dòng)器輸出端，所述電流驅(qū)動(dòng)器輸入端被耦合成選擇性地延遲所述第一或第二信號(hào)中的一個(gè)，所述電流驅(qū)動(dòng)器輸出端被耦合成輸出相位延遲信號(hào)，所述多個(gè)電流驅(qū)動(dòng)器的電流驅(qū)動(dòng)器輸出端耦合到一起以組合來自所述多個(gè)電流驅(qū)動(dòng)器的相位延遲信號(hào)，以產(chǎn)生具有從所述第一和第二相位延遲的可選擇加權(quán)組合內(nèi)插的相位的輸出相位延遲信號(hào)；以及

多個(gè)第一多路復(fù)用器，每個(gè)所述第一多路復(fù)用器耦合到所述多個(gè)電流驅(qū)動(dòng)器中的一個(gè)，每個(gè)所述第一多路復(fù)用器被耦合成接收所述第一和第二信號(hào)并被耦合成獨(dú)立地將所述第一信號(hào)或所述第二信號(hào)選擇性地傳遞到所述多個(gè)電流驅(qū)動(dòng)器中的相應(yīng)一個(gè)的電流驅(qū)動(dòng)器輸入端，每個(gè)所述第一多路復(fù)用器響應(yīng)于相位混合器選擇信號(hào)以共同設(shè)置所述第一和第二相位延遲的所述可選擇加權(quán)組合。

2.根據(jù)權(quán)利要求1所述的相位內(nèi)插器，其中所述第一多路復(fù)用器被耦合成響應(yīng)于具有溫度計(jì)編碼的相位混合器選擇信號(hào)而選擇性地傳遞所述第一或第二信號(hào)中的一個(gè)，且其中將所述多個(gè)電流驅(qū)動(dòng)器的輸出端耦合到一起以組合所述相位延遲信號(hào)，從而產(chǎn)生具有從所述第一和第二相位延遲的可選擇加權(quán)組合內(nèi)插的相位的所述輸出相位延遲信號(hào)。

3.根據(jù)權(quán)利要求1所述的相位內(nèi)插器，其中所述電流驅(qū)動(dòng)器中的每一個(gè)包括：

上拉路徑，其包括串聯(lián)耦合的第一和第二晶體管，所述上拉路徑耦合?在所述電流驅(qū)動(dòng)器輸出端和第一電壓軌之間；以及

下拉路徑，其包括串聯(lián)耦合的第三和第四晶體管，所述下拉路徑耦合在所述電流驅(qū)動(dòng)器輸出端和第二電壓軌之間，其中所述第二和第三晶體管的柵極耦合到所述電流驅(qū)動(dòng)器輸入端。

4.根據(jù)權(quán)利要求3所述的相位內(nèi)插器，其中所述第一晶體管的柵極被耦合成接收上拉路徑偏置信號(hào)，所述第四晶體管的柵極被耦合成接收下拉路徑偏置信號(hào)，所述相位內(nèi)插器還包括用于產(chǎn)生所述上拉路徑偏置信號(hào)的補(bǔ)償邏輯，所述補(bǔ)償邏輯包括：

串聯(lián)耦合在所述第一電壓軌和所述第二電壓軌之間的第五、第六、第七和第八晶體管；以及

具有負(fù)輸入端、正輸入端和輸出端的比較器，所述負(fù)輸入端被耦合成接收所述第一電壓軌的一半電壓，所述正輸入端耦合到所述第六和第七晶體管之間的節(jié)點(diǎn)，所述輸出端用于產(chǎn)生所述上拉路徑偏置信號(hào)，其中所述比較器的輸出端進(jìn)一步耦合到所述第五晶體管的柵極，且其中所述第八晶體管的柵極被耦合成接收所述下拉路徑偏置信號(hào)。

5.根據(jù)權(quán)利要求3所述的相位內(nèi)插器，其中所述電流驅(qū)動(dòng)器中的每一個(gè)還包括：

耦合在所述第一電壓軌和所述第一晶體管的柵極之間的第一電容器；

以及

耦合在所述第二電壓軌和所述第四晶體管的柵極之間的第二電容器，所述第一和第二電容器被耦合成減小由于所述第一和第二電壓軌上的噪聲而導(dǎo)致的所述電流驅(qū)動(dòng)器輸出端上的所述相位延遲信號(hào)輸出的擾動(dòng)。

6.根據(jù)權(quán)利要求3所述的相位內(nèi)插器，其中確定所述多個(gè)電流驅(qū)動(dòng)器中的每一個(gè)的所述第一和第四晶體管的大小以在所述第一和第二信號(hào)之間內(nèi)插多個(gè)相等的相位間隔。

7.根據(jù)權(quán)利要求6所述的相位內(nèi)插器，其中確定所述多個(gè)電流驅(qū)動(dòng)器?中的每一個(gè)的所述第一和第四晶體管的大小以基于加權(quán)溫度計(jì)編碼在所述第一和第二信號(hào)之間內(nèi)插多個(gè)相等的相位間隔。

8.根據(jù)權(quán)利要求1所述的相位內(nèi)插器，其中所述第一電路包括：

延遲鎖定環(huán)，用于產(chǎn)生多個(gè)各自具有不同相位的延遲鎖定環(huán)時(shí)鐘信號(hào)；以及

第二多路復(fù)用器，其被耦合成接收所述多個(gè)延遲鎖定環(huán)時(shí)鐘信號(hào)并選擇性地將所述延遲鎖定環(huán)時(shí)鐘信號(hào)中的兩個(gè)作為所述第一和第二信號(hào)傳遞到所述相位混合器。

9.根據(jù)權(quán)利要求8所述的相位內(nèi)插器，還包括：

控制電路，用于產(chǎn)生相位內(nèi)插器選擇信號(hào)；以及

耦合到所述控制電路、所述相位混合器和所述第二多路復(fù)用器的解碼器，所述解碼器被耦合成對(duì)所述相位內(nèi)插器選擇信號(hào)進(jìn)行解碼并響應(yīng)于所述相位內(nèi)插器選擇信號(hào)產(chǎn)生所述相位混合器選擇信號(hào)，并且響應(yīng)于所述相位內(nèi)插器選擇信號(hào)產(chǎn)生多路復(fù)用器選擇信號(hào)以控制所述第二多路復(fù)用器。