[發明專利]使用陣列電容器核心的封裝

有效

• 申請號: 200680041819.6
• 申請日: 2006-12-06
• 公開（公告）號: CN101305455A
• 公開（公告）日: 2008-11-12
• 發明（設計）人: K·D·艾勒特;K·拉達克里希南;K·艾京;M·J·希爾
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/498;H01L23/64
• 代理公司: 永新專利商標代理有限公司
• 代理人: 陳松濤;王英

技術領域

本發明的實施例涉及半導體領域，更具體地，涉及半導體封裝。

背景技術

供電網絡(PDN)已經通過許多單獨的電容器來設計，以便獲得管理高頻阻抗諧振所需的低等效串聯電感(ESL)。通常，PDN可以通過使用外部陣列電容器來實現甚至更低的ESL值。然而，電容器的總的效果是通過它的ESL以及電容器和電流源之間連接的電感的和來確定的。

現有的使用外部陣列電容器的技術具有大量的缺陷。一種技術將陣列電容器設置在封裝的焊盤側上。該技術在電容器和硅管芯之間使用長的、寬間隔的鍍通孔(PTH)連接部。PTH連接部穿過大的核心層。由于電容器和管芯之間的長距離，互連電感變得相當明顯，導致弱的ESL。其他技術使用無核心技術或薄核心技術，或者使用通過核心的小間距互連。這些技術增加了機械故障的風險。此外，在許多應用中，互連電感的降低可能是不充分的。

附圖說明

通過參考以下描述和附圖，可以最好地理解本發明的實施例，所述附圖用來舉例說明本發明的實施例。在附圖中：

圖1是舉例說明其中可以實踐本發明的一個實施例的制造工序的示圖；

圖2A是舉例說明根據本發明的一個實施例的對基板進行鉆孔或蝕刻的工序的示圖；

圖2B是舉例說明根據本發明的一個實施例的設置陣列電容器結構的工序的示圖；

圖2C是舉例說明根據本發明的一個實施例的形成底部基板層的工序的示圖；

圖2D是舉例說明根據本發明的一個實施例的將管芯附著到封裝基板的工序的示圖；

圖3A是舉例說明根據本發明的一個實施例的陣列電容器結構的示圖，該陣列電容器結構具有疊置的陣列電容器；

圖3B是舉例說明根據本發明的一個實施例的陣列電容器結構的示圖，該陣列電容器結構具有鄰接的陣列電容器；

圖3C是舉例說明根據本發明的一個實施例的陣列電容器結構的示圖，該陣列電容器結構具有疊置的和鄰接的陣列電容器；

圖4是舉例說明根據本發明的一個實施例的作為封裝核心的陣列電容器結構的示圖；

圖5是舉例說明根據本發明的一個實施例的制備封裝基板的工序的流程圖；

圖6是舉例說明根據本發明的一個實施例的設置陣列電容器結構的工序的流程圖。

具體實施方式

本發明的實施例是制備封裝基板的技術。封裝基板包括頂部基板層、陣列電容器或底部基板層。頂部基板層嵌有微過孔。微過孔具有微過孔區，并且在頂部基板層之間提供電連接。將陣列電容器結構設置成與微過孔區接觸。陣列電容器結構電連接到微過孔。在陣列電容器結構上形成底部基板層。

在下列描述中，闡述大量特定的細節。然而，應該理解，沒有這些具體的細節，可以實施本發明的實施例。在其他例子中，沒有示出公知的電路、結構和技術，從而避免影響對該描述的理解。

可以將本發明的一個實施例描述為工序，該工序通常被圖示為流程圖、程序框圖、結構圖或方框圖。盡管流程圖可以將操作描述為連續的工序，但是能夠并行地或同時地執行許多操作。此外，可以重新排列操作的次序。當完成工序的操作時，終止該工序。工序可以對應于方法、程序、過程，制造或制備的方法等。

本發明的一個實施例是制備封裝基板的技術。陣列電容器結構替換基板的核心。它可以包含在封裝核心中或替換該核心。陣列電容器結構可以包括一個或多個陣列電容器?；ミB電感通常與電容器和電流源之間的電源和接地連接的回路面積成比例。傳統地，該面積受鍍通孔(PTH)過孔的間距以及管芯和電容器之間的距離的影響。通過在核心中設置陣列電容器或將陣列電容器設置為核心，電容器連接可以完全通過微過孔。因此，可以不需要PTH過孔，從而降低互連電感。此外，可以明顯地減少陣列電容器和管芯之間的總距離，從而進一步降低互連電感。

圖1是舉例說明其中可以實施本發明的一個實施例的系統100的示圖。系統100包括晶片制備階段105，晶片準備階段110，晶片切片階段120，基板制備階段125，包封(encapsulation)階段130，測試階段140以及板組裝階段150。系統100代表半導體封裝工序的制造流程。