[發明專利]在應變硅層中具有提高的結晶度的應變絕緣體上硅（SSOI）結構

無效

• 申請號: 200680035335.0
• 申請日: 2006-08-01
• 公開（公告）號: CN101273449A
• 公開（公告）日: 2008-09-24
• 發明（設計）人: M·R·西克瑞斯特;L·菲
• 申請（專利權）人: MEMC電子材料有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762
• 代理公司: 北京市中咨律師事務所
• 代理人: 馬江立;秘鳳華

技術領域

本發明總體上涉及應變絕緣體上硅(SSOI)結構。更具體地，本發明涉及一種SSOI結構，其中應變硅層具有提高的結晶度。本發明還涉及一種用于制造這種結構的方法。

背景技術

絕緣體上硅(SOI)結構通常包含操作晶片(handle?wafer)、半導體器件層和位于該操作晶片和器件層之間的介電絕緣層。通過使SOI結構的器件層與操作晶片絕緣，器件層產生減小的泄漏電流和較低的電容。用于半導體器件的應變絕緣體上硅(SSOI)結構將SOI工藝的這些優點與應變硅工藝相結合，其中應變硅層提高了載流子遷移率。

應變絕緣體上硅結構可以多種方式制造或加工。例如，在一種方法中，使用本領域內已知的下列多種技術之一在絕緣體上形成松弛硅鍺(SiGe)層，例如(i)注入氧分離(稱為“SIMOX”，參見例如美國專利No.5436175)；(ii)晶片鍵合/結合，然后進行背面蝕刻；(iii)晶片鍵合，然后進行氫剝離層轉移；或(iv)非晶態材料再結晶。在此之后，在SiGe層上外延淀積或生長應變硅層。松弛的絕緣體上SiGe層用作在Si層內引起應變的模板，所引起的應變通常大于大約10^-3。

但是，這種結構存在局限性。例如，它并不有助于生產全耗盡型應變絕緣體上半導體器件，其中絕緣材料上的層必須足夠薄(例如，小于300埃)以使在器件運行期間該層完全耗盡。另外，松弛SiGe層增加了絕緣材料上的層的總厚度，從而難以實現全耗盡型絕緣體上硅器件制造所需的厚度。

如果應變SOI結構具有直接設置在絕緣材料上的應變Si層，則可緩解這種問題(參見例如公開的美國專利申請No.2004/0005740)。這可通過例如使用晶片鍵合和注入分離技術兩者實現。特別地，例如松弛SiGe層可在一個晶片或襯底的表面上形成。然后應變硅層可通過例如外延淀積在松弛層的表面上形成。然后，可根據本領域公知的任何技術例如美國專利No.6790747內公開的工藝將氫離子注入松弛層以在其中限定分裂或分離平面。然后可將所得到的結構鍵合在第二晶片或襯底上，該第二晶片或襯底的表面上具有介電絕緣層，其中應變層的表面與該介電層的表面結合。一旦結合，則可將得到的結構沿該分裂或分離平面分離，以得到應變絕緣體上硅結構。

不管制備SSOI結構的具體過程如何，采用晶片鍵合的典型過程使用高溫退火。但是，這種高溫退火并不與應變材料完全相容，這是因為它可能破壞應變層的有利特性。例如，高溫退火可能導致應變硅層松弛，或者可能導致Ge通過擴散從頂部SiGe層擴散到應變硅層內。相反，如果省略熱退火或者在低于大約950℃的溫度下執行熱退火，則由于例如應變Si層的結晶結構的品質低于預期，SSOI結構的特性也會受限。

發明內容

因此，簡而言之，本發明涉及一種用于制備應變絕緣體上硅結構的方法，該結構包含操作晶片、應變硅層和位于該操作晶片和應變硅層之間的介電層，該方法包括在一定溫度下對該應變絕緣體上硅結構退火一段時間，以便應變硅層的結晶度與操作晶片的結晶度相差小于大約10％。

本發明的方法還包括在施主晶片的表面上形成松弛含硅層；在該松弛含硅層上形成應變硅層；在該操作晶片的表面上形成介電層；將該施主晶片的應變硅層鍵合到操作晶片的介電層以形成鍵合晶片，其中在應變硅層和介電層之間形成鍵合界面；沿該松弛含硅層內的分離平面分離該鍵合晶片，從而所述操作晶片上的應變硅層在表面上具有殘余松弛含硅層；以及，蝕刻該殘余松弛含硅層以從該應變硅層基本除去所述殘余松弛含硅層。

在另一方面，本發明涉及一種應變絕緣體上硅結構，該結構包含操作晶片、應變硅層和位于該操作晶片和應變層之間的氧化物層，所述應變層的結晶度與操作晶片的結晶度相差小于大約10％。

本發明的其它目標和特征部分將是顯而易見的，部分將在下文指出。

附圖說明

圖1A是施主晶片12的示意性剖視圖，該施主晶片12在表面上具有松弛含硅層13和應變硅層14。松弛含硅層13中的虛線17代表其中存在的分離或分裂平面。

圖1B是在與1A的晶片鍵合之前的操作晶片16的示意性剖視圖，該操作晶片16在表面上具有介電層15。

圖2是鍵合結構20的示意性剖視圖，該鍵合結構是通過使施主晶片(圖1A內所示)的應變硅層14的表面與操作晶片(圖1B內所示)的介電層15的表面接觸獲得的。