[發(fā)明專利]用自調(diào)整最大程序循環(huán)對(duì)非易失性存儲(chǔ)器進(jìn)行編程

有效

• 申請(qǐng)?zhí)枺?/td>: 200680034677.0
• 申請(qǐng)日: 2006-07-26
• 公開（公告）號(hào): CN101268519A
• 公開（公告）日: 2008-09-17
• 發(fā)明（設(shè)計(jì)）人: 萬鈞;杰弗里·W·盧策
• 申請(qǐng)（專利權(quán)）人: 桑迪士克股份有限公司
• 主分類號(hào): G11C11/56
• 分類號(hào): G11C11/56;G11C16/10;G11C16/34
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司
• 代理人: 劉國(guó)偉

技術(shù)領(lǐng)域

本發(fā)明涉及對(duì)非易失性存儲(chǔ)器進(jìn)行編程。

背景技術(shù)

半導(dǎo)體存儲(chǔ)器已變得愈加普遍用于各種電子裝置中。舉例來說，非易失性半導(dǎo)體存儲(chǔ)器用于蜂窩式電話、數(shù)碼相機(jī)、個(gè)人數(shù)字助理、移動(dòng)計(jì)算裝置、非移動(dòng)計(jì)算裝置以及其它裝置中。電可擦除可編程只讀存儲(chǔ)器(EEPROM)和快閃存儲(chǔ)器屬于最普遍的非易失性半導(dǎo)體存儲(chǔ)器。與傳統(tǒng)的全功能EEPROM相比，利用快閃存儲(chǔ)器(也是一類EEPROM)，整個(gè)存儲(chǔ)器陣列或存儲(chǔ)器的一部分的內(nèi)容可在一個(gè)步驟中擦除。

傳統(tǒng)的EEPROM和快閃存儲(chǔ)器兩者均利用半導(dǎo)體襯底中定位于溝道區(qū)上方且與其絕緣的浮動(dòng)?xùn)艠O。浮動(dòng)?xùn)艠O定位于源極區(qū)與漏極區(qū)之間?？刂茤艠O提供在浮動(dòng)?xùn)艠O上方且與其絕緣。如此形成的晶體管的閾值電壓由保持在浮動(dòng)?xùn)艠O上的電荷量控制。也就是說，在晶體管接通之前必須施加于控制柵極以允許其源極與漏極之間的傳導(dǎo)的最小電壓量由浮動(dòng)?xùn)艠O上的電荷電平控制。

當(dāng)對(duì)EEPROM或快閃存儲(chǔ)器裝置(例如NAND快閃存儲(chǔ)器裝置)進(jìn)行編程時(shí)，通常將編程電壓施加于控制柵極且將位線接地，從而促使將來自單元或存儲(chǔ)器元件(例如，存儲(chǔ)元件)的溝道的電子被注入到浮動(dòng)?xùn)艠O中。當(dāng)電子在浮動(dòng)?xùn)艠O中聚集時(shí)，浮動(dòng)?xùn)艠O變?yōu)閹ж?fù)電，且存儲(chǔ)器元件的閾值電壓升高，使得存儲(chǔ)器元件處于經(jīng)編程狀態(tài)。關(guān)于這種編程的更多信息可查閱題為“Source?Side?Self?Boosting?Technique?For?Non-VolatileMemory”的第6,859,397號(hào)美國(guó)專利以及2003年7月29日申請(qǐng)的題為“Detecting?OverProgrammed?Memory”的第2005/0024939號(hào)美國(guó)專利申請(qǐng)公開案；以上兩個(gè)文獻(xiàn)全文以引用的方式并入本文中。

一些EEPROM和快閃存儲(chǔ)器裝置具有用于存儲(chǔ)兩個(gè)電荷范圍的浮動(dòng)?xùn)艠O，且因此存儲(chǔ)器元件可在兩個(gè)狀態(tài)(例如，經(jīng)擦除狀態(tài)和經(jīng)編程狀態(tài))之間被編程/擦除。這種快閃存儲(chǔ)器裝置有時(shí)稱為二元快閃存儲(chǔ)器裝置，因?yàn)槊總€(gè)存儲(chǔ)器元件可存儲(chǔ)一個(gè)數(shù)據(jù)位。

通過識(shí)別多個(gè)相異的允許/有效編程閾值電壓范圍來實(shí)施多狀態(tài)(也稱為多電平)快閃存儲(chǔ)器裝置。每個(gè)相異的閾值電壓范圍對(duì)應(yīng)于存儲(chǔ)器裝置中編碼的數(shù)據(jù)位集合的預(yù)定值。舉例來說，每個(gè)存儲(chǔ)器元件可在所述元件可處于對(duì)應(yīng)于四個(gè)相異閾值電壓范圍的四個(gè)離散電荷帶之一中時(shí)存儲(chǔ)兩個(gè)數(shù)據(jù)位。

通常，在編程操作期間施加于控制柵極的編程電壓是作為一系列脈沖而施加的。在一種可能的方法中，脈沖的量值隨著每個(gè)連續(xù)脈沖增加預(yù)定步長(zhǎng)，例如0.2-0.4V。圖1展示可施加于快閃存儲(chǔ)器元件的控制柵極(或在一些情況下，導(dǎo)引柵極)的編程電壓信號(hào)V_pgm。V_pgm包含量值隨著時(shí)間增加的一系列脈沖。在編程脈沖之間的時(shí)期中，實(shí)施檢驗(yàn)操作。也就是說，在連續(xù)的編程脈沖之間讀取正在并行編程的一組元件中的每個(gè)元件的編程電平，以確定其是等于還是大于所述元件要被編程到的檢驗(yàn)電平。對(duì)于多狀態(tài)快閃存儲(chǔ)器元件的陣列，可針對(duì)元件的每個(gè)狀態(tài)執(zhí)行檢驗(yàn)步驟以允許確定元件是否已達(dá)到其數(shù)據(jù)相關(guān)檢驗(yàn)電平。舉例來說，能夠在四個(gè)狀態(tài)中存儲(chǔ)數(shù)據(jù)的多狀態(tài)存儲(chǔ)器元件可能需要針對(duì)三個(gè)比較點(diǎn)執(zhí)行檢驗(yàn)操作。

如果在給定數(shù)目的脈沖(常規(guī)上是固定的)之后元件沒有達(dá)到所需編程電平，那么宣告錯(cuò)誤狀態(tài)。編程電壓V_pgm的量值的選擇，包含選擇初始值、電壓步長(zhǎng)(如果適用)以及在宣告錯(cuò)誤狀態(tài)之前應(yīng)施加的最大脈沖數(shù)目，涉及各種因素之間的折衷。特定來說，如果初始值或步長(zhǎng)太大，那么一些存儲(chǔ)器元件可能被過編程，從而導(dǎo)致不準(zhǔn)確的閾值電壓，而如果初始值或步長(zhǎng)太小將導(dǎo)致較長(zhǎng)的編程時(shí)間。通常，非易失性存儲(chǔ)器的用戶期望存儲(chǔ)器快速編程。此外，將不同存儲(chǔ)器元件編程到所需狀態(tài)所需要的脈沖數(shù)目可能不同。較慢的存儲(chǔ)器元件將需要較多的脈沖，而較快的存儲(chǔ)器元件將需要較少的脈沖。為了具有充足的裕限或緩沖以使得芯片分選良率(die-sort?yield)可接受，通常允許相對(duì)較大數(shù)目的V_pgm脈沖。舉例來說，在90nm裝置中，盡管多狀態(tài)存儲(chǔ)器元件裝置中的大多數(shù)上部頁(yè)可在18個(gè)脈沖內(nèi)編程，但最大允許脈沖數(shù)目可設(shè)定為例如24，以提供6個(gè)脈沖的裕限。然而，如果存儲(chǔ)器元件的一個(gè)正常頁(yè)具有若干慢元件或具有一個(gè)不良列，那么整個(gè)頁(yè)將保持編程，直到最大數(shù)目的脈沖發(fā)生為止。