[發(fā)明專利]用于形成NMOS與PMOS晶體管中的凹陷的受應變的漏極/源極區(qū)的技術

有效

• 申請?zhí)枺?/td>: 200680031372.4
• 申請日: 2006-08-23
• 公開（公告）號: CN101253619A
• 公開（公告）日: 2008-08-27
• 發(fā)明（設計）人: J·亨奇爾;A·魏;T·卡姆勒;M·拉布
• 申請（專利權）人: 先進微裝置公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/265;H01L27/092
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 戈泊

1.一種形成受應變的半導體層的方法，包含：

形成鄰近第一類型的第一晶體管(110、210)的柵極電極(112、212)的第一凹部(116、216)；

形成鄰近第二類型的第二晶體管(120、220)的柵極電極(122、222)的第二凹部(126、226)，所述的第二類型與所述的第一類型不相同；

在所述的第一與第二凹部(116、216、126、226)中選擇性地形成所述受應變的半導體層(117、217、127、227)；

通過執(zhí)行第一離子注入工藝選擇性地改變所述第二凹部(126、226)中的所述受應變的半導體層(127、227)以降低其中的應變；以及

通過執(zhí)行第二離子注入工藝形成深漏極和源極區(qū)以導入N型摻雜物以及P型摻雜物中的其中一種。

2.如權利要求1所述的形成受應變的半導體層的方法，其中改變所述受應變的半導體層(127)包含通過離子注入(107)而松弛所述第二凹部(126)中的所述應變。

3.如權利要求1所述的形成受應變的半導體層的方法，其中改變所述受應變的半導體層(227)包含非晶化(207)所述的第二凹部(226)內的所述的半導體層(227)以及執(zhí)行退火工藝以用于再結晶所述非晶化的半導體層(227)。

4.如權利要求1所述的形成受應變的半導體層的方法，進一步包含在絕緣層(102，202)上所形成的半導體的結晶主體(111、121、211、221)上方形成所述第一晶體管(110、210)的所述柵極電極(112、212)及所述第二晶體管(120、220)的所述柵極電極(122、222)。

5.如權利要求1所述的形成受應變的半導體層的方法，進一步包含在填充所述的第一與第二凹部(116、126)的所述的半導體層(117、127)中至少部分地形成用于所述第一與第二晶體管(110、120)的漏極與源極區(qū)(119、129)及延伸區(qū)(119E、129E)。

6.如權利要求1所述的形成受應變的半導體層的方法，進一步包含在形成所述應變的半導體層(227)之前先非晶化部分鄰近所述第二柵極電極(222)的半導體主體(221A)。

7.如權利要求6所述的形成受應變的半導體層的方法，其中所述第二凹部(226)形成在所述非晶化的部分(221A)中。

8.如權利要求6所述的形成受應變的半導體層的方法，其中在形成所述第一與第二凹部(216、226)之后非晶化所述的部分。

9.如權利要求6所述的形成受應變的半導體層的方法，進一步包含執(zhí)行退火工藝以再結晶所述的部分(221A)以及所述的第二半導體層(227)。

10.如權利要求1所述的形成受應變的半導體層的方法，進一步包含在形成所述的第一與第二凹部(116、126、216、226)之前先利用蝕刻阻擋層(114、115、124、125、214、215、224、225)包覆所述第一與第二晶體管的所述柵極電極(112、212、122、222)。