[發(fā)明專利]微控制器波形發(fā)生

無效

• 申請?zhí)枺?/td>: 200680030472.5
• 申請日: 2006-08-22
• 公開（公告）號: CN101243424A
• 公開（公告）日: 2008-08-13
• 發(fā)明（設(shè)計(jì)）人: 阿塔·科哈恩;格雷格·古德休;潘卡·什里瓦斯塔瓦
• 申請（專利權(quán)）人: NXP股份有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F1/03
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司
• 代理人: 陳源;張?zhí)焓?/td>

技術(shù)領(lǐng)域

本發(fā)明涉及電子裝置，更確切地說，還涉及采用微控制器的波形發(fā)生。

背景技術(shù)

經(jīng)常需要用微控制器以可預(yù)測的時序和/或頻率產(chǎn)生連續(xù)的位組合格式(bit?pattern)。遺憾地是，作為中央處理單元(CPU)指令執(zhí)行的直接結(jié)果，這種期望格式的發(fā)生經(jīng)常是不現(xiàn)實(shí)的，這是因?yàn)镃PU指令時序變化、較高優(yōu)先CPU任務(wù)、異步中斷服務(wù)或類似的原因。實(shí)際上，操作系統(tǒng)和許多微控制器應(yīng)用的其它開銷任務(wù)經(jīng)常阻礙用CPU進(jìn)行直接連續(xù)位組合格式的發(fā)生。

因此，需要對這個領(lǐng)域的進(jìn)一步改進(jìn)。

發(fā)明內(nèi)容

本發(fā)明的一個實(shí)施例是一種獨(dú)特的用于產(chǎn)生位組合格式的電子裝置。本發(fā)明的另一個實(shí)施例包括用微控制器產(chǎn)生波形的獨(dú)特的裝置、方法、系統(tǒng)和設(shè)備。

進(jìn)一步的實(shí)施例包括提供一種微控制器集成電路，該微控制器集成電路包括可編程處理器、與處理器操作性耦接的嵌入式存儲器、與處理器和存儲器操作性耦接的波形控制電路、以及用于耦接到外部電路的若干端子。依照處理器所執(zhí)行的編程，波形位組合格式被存儲在存儲器中。根據(jù)指定的時序，波形電路通過一個或多個端子控制存儲器中所存儲的波形位組合格式的同步傳送。在此傳送過程中，處理器可以執(zhí)行一個不同處理的指令序列。

更進(jìn)一步的實(shí)施例包括：提供具有可編程處理器的微控制器集成電路、嵌入式存儲器、波形控制電路、以及若干輸入/輸出管腳；用處理器執(zhí)行第一指令序列；通過一個或多個管腳啟動存儲器中所存儲的波形位組合格式的傳送并控制傳送的時序；以及在此傳送過程中，處理器執(zhí)行第二指令序列。

而另一個實(shí)施例針對一種設(shè)備，該設(shè)備包括：微控制器集成電路裝置，該微控制器集成電路裝置包括嵌入式存儲器、與存儲器操作性耦接的波形控制電路、若干輸入/輸出管腳、以及可編程處理器。每個輸入/輸出管腳均被構(gòu)成用來在存儲器和至少一個不同的嵌入式裝置之間可選擇地切換。處理器包括這樣的裝置，該裝置執(zhí)行第一指令序列用以把波形位組合格式存儲在嵌入式存儲器中以及給波形位組合格式指定時序。波形電路包括這樣的裝置，當(dāng)處理器執(zhí)行第二指令序列用以進(jìn)行一個不同處理時，根據(jù)時序，該裝置通過一個或多個輸入/輸出管腳控制存儲器中所存儲的波形位組合格式的同步傳送。

本發(fā)明的一個目的是提供獨(dú)特的用于產(chǎn)生位組合格式的電子裝置。

本發(fā)明的另一個目的是提供獨(dú)特的裝置、方法、系統(tǒng)或設(shè)備以通過微控制器產(chǎn)生波形。

通過本文所包括的描述和圖表，本發(fā)明的進(jìn)一步的目的、實(shí)施例、形式、特征、好處和優(yōu)點(diǎn)將變得明確。

附圖說明

圖1是電子裝置系統(tǒng)的框圖。

圖2是對應(yīng)于圖1的系統(tǒng)的操作的流程圖。

具體實(shí)施方式

由于在很多不同的形式中可以體現(xiàn)本發(fā)明，為了加速對本發(fā)明的理論的理解，現(xiàn)在參考圖中所示出的實(shí)施例，以及使用具體的語言來描述相同的內(nèi)容。然而，應(yīng)該理解，這并不意味著限制本發(fā)明的范圍。在所述的實(shí)施例中，任何的改變和進(jìn)一步的改進(jìn)、以及在此所述的本發(fā)明的理論的任何進(jìn)一步的應(yīng)用都會被本發(fā)明所涉及領(lǐng)域的技術(shù)人員認(rèn)為是正常發(fā)生的。

本發(fā)明的一個實(shí)施例針對微控制器集成電路，該微控制器集成電路包括與處理器操作性耦接的嵌入式存儲器、與存儲器操作性耦接的波形控制邏輯、以及可編程處理器。該處理器執(zhí)行第一處理，該處理包括以指定的波形傳送時序，把波形位組合格式存儲到嵌入式存儲器中。在波形邏輯的控制下，通過一個或多個端子執(zhí)行來自存儲器的波形位組合格式的傳送。當(dāng)傳送發(fā)生時，處理器執(zhí)行不同處理。

圖1描述了本發(fā)明的采用電子裝置系統(tǒng)20的形式的另一實(shí)施例。系統(tǒng)20包括微控制器集成電路22，微控制器集成電路22是固態(tài)的并且可以使用標(biāo)準(zhǔn)的照相平版印刷技術(shù)制造。微控制器電路22定義了微控制器24，微控制器24包括可操作來執(zhí)行多種微控制器操作的嵌入式電路。該嵌入式電路包括處理器30、中斷控制邏輯32、輸入/輸出結(jié)構(gòu)寄存器34、以及其它嵌入式裝置36。處理器30屬于可編程類型，其執(zhí)行復(fù)雜指令集計(jì)算(CISC)類型、精簡指令集計(jì)算(RISC)類型、或本領(lǐng)域的技術(shù)人員能想到的其它不同類型的指令序列。在一種形式中，指令經(jīng)由局域總線被存儲在與處理器30耦接的存儲器中。這種存儲器可包括靜態(tài)隨機(jī)存儲器(SRAM)、永久性閃速存儲器、動態(tài)隨機(jī)存儲器(DRAM)、和/或本領(lǐng)域的技術(shù)人員能想到的其它類型。

中斷控制邏輯32管理與微控制器24相關(guān)的內(nèi)部和外部中斷，以及通過適合的內(nèi)部總線，與處理器30耦接。