[發(fā)明專利]半導(dǎo)體襯底及其制造方法

無效

• 申請?zhí)枺?/td>: 200680028727.4
• 申請日: 2006-08-10
• 公開（公告）號: CN101238571A
• 公開（公告）日: 2008-08-06
• 發(fā)明（設(shè)計(jì)）人: 克里斯蒂安·德拉貝;亞歷山大·沃爾特;羅格·斯特德曼;安德烈亞斯·貝格曼;格雷翁·沃格特邁爾;拉爾夫·多沙伊德
• 申請（專利權(quán)）人: 皇家飛利浦電子股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司
• 代理人: 蔡勝有;劉繼富

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體襯底以及制造這種半導(dǎo)體襯底的方法。它們可應(yīng)用于可實(shí)現(xiàn)小型化設(shè)計(jì)的各種應(yīng)用中。因此光學(xué)檢測器如光電二極管例如可布置在根據(jù)本發(fā)明的半導(dǎo)體襯底上，并以導(dǎo)電形式被接觸，使得它們各自的測量信號提供至電子評價手段并且檢測的圖像信號的成像也是可能的。特別地，可增加傳感器和其它元件在載體上的排列密度，使得光學(xué)檢測器可獲得更高的分辨率。在這種情況下，可利用整個表面，且傳感器元件之間或還有電可控制元件/執(zhí)行器(例如LEDs)之間的間隙或間隔可以最小化，至少相對于已知解決方案大大地減少。而且為這種元件在正面上布置提供更高的靈活性。

背景技術(shù)

在半導(dǎo)體襯底例如硅晶片上經(jīng)常形成這樣的排列或陣列。這種矩陣的各個元件首先通過需要相應(yīng)的場所/空間的表面配線導(dǎo)向外部布置點(diǎn)(outer?margin)并且引線接合于此。

為了對付這種缺點(diǎn)，已經(jīng)進(jìn)行了嘗試以形成穿過半導(dǎo)體襯底的小型化形式的導(dǎo)電連接，即所謂的貫穿晶片互連(through?waferinterconnection，TWI)。

在US?6,815,827?B2中描述了這種可能性。在這種情況下，硅襯底應(yīng)該從正面和從后面加工。在第一步中，通過蝕刻過程在半導(dǎo)體襯底的正面上形成溝槽結(jié)構(gòu)以獲得導(dǎo)電連接和絕緣。在表面中蝕刻幾微米的低的深度。隨后，為正面提供同時形成在凹陷中的介電層。

然后利用材料填充以此方式涂覆的凹陷。由此在該表面上形成接觸元件。

隨后，可平坦化后面，并且同樣地，可通過蝕刻到半導(dǎo)體襯底中從半導(dǎo)體襯底的后面形成另外的凹陷，所述凹陷與從正面形成的凹陷連通。布置在凹陷內(nèi)的半導(dǎo)體襯底的部分與形成閉環(huán)結(jié)構(gòu)并完全包圍一定區(qū)域的凹陷電絕緣。半導(dǎo)體襯底向內(nèi)布置的部分形成穿過所述半導(dǎo)體襯底的導(dǎo)電連接并可在其后面設(shè)置有接觸元件。

由于半導(dǎo)體襯底必須經(jīng)歷兩次蝕刻過程，因此該程序特別復(fù)雜和/或昂貴。

然而，進(jìn)一步的主要缺點(diǎn)在于由此不能夠提供在CMOS工藝中完整地進(jìn)行生產(chǎn)的可能性。

在后面中保留沒有完全被填充的開口。這也對利用真空操控器的操控中具有不利的影響。

通過從正面和從后面蝕刻到半導(dǎo)體襯底中的凹陷的不同間隔尺寸降低了機(jī)械強(qiáng)度，特別是在具有實(shí)際大的力和加速中的使用是非常受限制。

發(fā)明內(nèi)容

因此本發(fā)明的目的是提供能夠更成本有效地生產(chǎn)的半導(dǎo)體襯底，利用該半導(dǎo)體襯底能實(shí)現(xiàn)高排列密度以及良好的導(dǎo)電性和封閉的表面。

通過根據(jù)本發(fā)明的具有權(quán)利要求1的特征的半導(dǎo)體襯底可實(shí)現(xiàn)該目的?？墒褂酶鶕?jù)權(quán)利要求10的方法來制造它們。

本發(fā)明有利的方面和進(jìn)一步的改進(jìn)可利用在從屬權(quán)利要求中所述的特征實(shí)現(xiàn)。

硅襯底(Si晶片)可用于制造根據(jù)本發(fā)明半導(dǎo)體襯底，例如，該襯底可具有足夠大的厚度，例如最高為約1000μm或者也可低于該厚度?？稍谕瑫r考慮完成加工的半導(dǎo)體襯底所期望的厚度的情況下做出選擇。這樣的襯底由此可以以標(biāo)準(zhǔn)尺寸使用并可被加工至任意期望的目標(biāo)厚度，該目標(biāo)厚度可達(dá)到并進(jìn)入非常小的厚度。

從正面開始，利用掩模，通過蝕刻例如干蝕刻形成至少兩個具有最小深度為例如200μm的凹陷，所述凹陷具有至少與正面表面實(shí)際正交對準(zhǔn)的內(nèi)壁或從正面開始圓錐狀地連續(xù)逐漸變小并近似地形成“盲孔”。在這種情況下，所述凹陷的內(nèi)壁通常沒有階梯，使得在凹陷的整個深度上觀察不到間隙尺寸的急劇變化。至少一個凹陷布置在所述另一個凹陷內(nèi)部并被其完全包圍。

然后進(jìn)一步加工以此方式制造的半導(dǎo)體襯底，使得在正面上形成電絕緣涂層，該電絕緣涂層也在表面上即在凹陷的內(nèi)壁上形成。該涂層可以是氧化物層，優(yōu)選熱形成的氧化硅層。

然后用導(dǎo)電材料完全填充凹陷。所述一個向內(nèi)布置的凹陷或還有多個向內(nèi)布置的凹陷可用例如摻雜的多晶硅填充，并可由此在完成之后由于增加的導(dǎo)電性而形成穿過半導(dǎo)體襯底的導(dǎo)電連接。

包圍所述一個向內(nèi)布置的凹陷或所有向內(nèi)布置的多個凹陷、然后在完成加工的元件處形成絕緣體的外部凹陷可用電絕緣材料填充，但是出于簡化的原因同樣可用摻雜多晶硅來填充。在后者的情況下，通過在該凹陷的內(nèi)壁的電絕緣涂層實(shí)現(xiàn)絕緣效果。

完全填充凹陷并任選地平坦化該凹陷之后，可利用必須存在的用于填充向內(nèi)布置的凹陷的導(dǎo)電連接來進(jìn)一步加工正面。

然后可在加工中在正面形成電結(jié)構(gòu)，優(yōu)選CMOS電路，所述CMOS電路結(jié)構(gòu)表示一個或更多個傳感器和/或電可控制元件(3)。