[發(fā)明專利]半導體襯底及其制造方法無效
| 申請?zhí)枺?/td> | 200680028727.4 | 申請日: | 2006-08-10 |
| 公開(公告)號: | CN101238571A | 公開(公告)日: | 2008-08-06 |
| 發(fā)明(設計)人: | 克里斯蒂安·德拉貝;亞歷山大·沃爾特;羅格·斯特德曼;安德烈亞斯·貝格曼;格雷翁·沃格特邁爾;拉爾夫·多沙伊德 | 申請(專利權(quán))人: | 皇家飛利浦電子股份有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 | 代理人: | 蔡勝有;劉繼富 |
| 地址: | 荷蘭艾*** | 國省代碼: | 荷蘭;NL |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 襯底 及其 制造 方法 | ||
1.一種半導體襯底,其中導電連接從所述半導體襯底的正面穿過所述半導體襯底到達其后面;和
絕緣體從外部完全包圍所述導電連接;其中
所述絕緣體形成有開口,所述開口穿過所述半導體襯底并填充有材料,其中
所述開口的內(nèi)壁具有介電涂層和/或利用電絕緣或?qū)щ姴牧咸畛渌鲩_口;
所述導電連接形成有至少一個另外的開口,所述至少一個另外的開口布置在所述絕緣體以內(nèi)、穿過所述半導體襯底并且填充有導電材料,
其特征在于
從所述半導體襯底(1)的所述正面直至所述后面,所述開口(2,3)具有無階梯內(nèi)壁,所述內(nèi)壁正交對準所述正面或在朝向所述后面的方向上連續(xù)地逐漸變細。
2.根據(jù)權(quán)利要求1所述的半導體襯底,其特征在于形成所述導電連接的所述開口(3)填充有導電材料,并在其上端面處導電連接至傳感器元件和在其后面端面處導電連接至接觸元件(4)。
3.根據(jù)權(quán)利要求1或2所述的半導體襯底,其特征在于所述半導體襯底(1)的正面具有電絕緣涂層,至少一個導電連接穿過所述涂層達到所述開口(3)的上端面、所述導電材料。
4.根據(jù)前述權(quán)利要求中一項所述的半導體襯底,其特征在于形成所述絕緣體的所述開口(2)填充有導電材料并連接至地電位或接地。
5.根據(jù)前述權(quán)利要求中一項所述的半導體襯底,其特征在于所述襯底(1)具有至少200μm的厚度和所述開口(2,3)從所述正面導達到所述后面。
6.根據(jù)前述權(quán)利要求中一項所述的半導體襯底,其特征在于在所述襯底(1)的后面處的所述開口(2,3)的間隙尺寸為在所述襯底(1)的正面處的間隙尺寸的至少50%。
7.根據(jù)權(quán)利要求6所述的半導體襯底,其特征在于在所述正面處的間隙尺寸為至少5μm。
8.根據(jù)前述權(quán)利要求中一項所述的半導體襯底,其特征在于CMOS電路結(jié)構(gòu)在所述正面處形成并通過所述半導體襯底(1)與至少一個導電連接接觸。
9.根據(jù)前述權(quán)利要求中一項所述的半導體襯底,其特征在于所述導電連接通過所述半導體襯底(1)在其正面接觸電可控制元件或接觸元件。
10.根據(jù)前述權(quán)利要求中一項所述的半導體襯底,其特征在于硅是所述襯底材料和摻雜的多晶硅是所述導電材料。
11.根據(jù)前述權(quán)利要求中一項所述的半導體襯底,其特征在于由穿過所述半導體襯底(1)的多個導電連接形成具有電可控制元件和/或傳感器元件的陣列。
12.根據(jù)前述權(quán)利要求中一項所述的半導體襯底,其特征在于所述半導體襯底形成為傳感器元件、傳感器陣列、CMOS圖像傳感器陣列、顯示器和/或電有源元件陣列。
13.一種制造半導體襯底的方法,其中導電連接從所述半導體襯底(1)的正面穿過所述半導體襯底(1)直至其后面;
其中從所述半導體襯底(1)的正面,通過具有可預設的最小深度的蝕刻過程來在所述半導體襯底(1)內(nèi)形成具有無階梯的內(nèi)壁的至少兩個凹陷,使得至少一個內(nèi)凹陷被外凹陷全部包圍;然后
利用介電材料填充的所述外凹陷,和/或在整個區(qū)域上為所述外凹陷的內(nèi)壁提供電絕緣涂層并利用材料填充所述外凹陷;和
所述內(nèi)凹陷填充有導電材料,或在整個區(qū)域上提供有電絕緣涂層并用導電材料填充;
隨后,從所述半導體襯底(1)的后面開始,減小其厚度直至暴露出所述填充的凹陷的后面端面,和所述外凹陷形成作為穿過所述半導體襯底(1)的已填充開口(2)的絕緣體,并且所述內(nèi)凹陷形成作為已填充的開口(3)的導電連接。
14.根據(jù)權(quán)利要求10所述的方法,其特征在于接觸元件(4)以導電形式接觸在所述半導體襯底(1)的后面的向內(nèi)布置的開口(3)中的所述暴露的導電材料。
15.根據(jù)權(quán)利要求10或11所述的方法,其特征在于通過研磨、化學機械拋光和/或蝕刻過程實施所述半導體襯底(1)的厚度的減小。
16.根據(jù)前述權(quán)利要求10到12中一項所述的方法,其特征在于所述外凹陷也填充有所述導電材料。
17.根據(jù)前述權(quán)利要求10到13中一項所述的方法,其特征在于通過氧化作為所述襯底材料的硅形成所述電絕緣涂層。
該專利技術資料僅供研究查看技術是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于皇家飛利浦電子股份有限公司,未經(jīng)皇家飛利浦電子股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200680028727.4/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





