[發(fā)明專利]半導(dǎo)體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 200680028373.3
• 申請日: 2006-07-26
• 公開（公告）號: CN101233604A
• 公開（公告）日: 2008-07-30
• 發(fā)明（設(shè)計）人: 約翰內(nèi)斯·J·T·M·東科爾斯;韋伯·D·范諾爾特;弗朗索瓦·納耶
• 申請（專利權(quán)）人: NXP股份有限公司
• 主分類號: H01L21/331
• 分類號: H01L21/331;H01L29/10;H01L29/732;H01L29/737
• 代理公司: 北京天昊聯(lián)合知識產(chǎn)權(quán)代理有限公司
• 代理人: 陳源;張?zhí)焓?/td>

技術(shù)領(lǐng)域

本發(fā)明涉及一種帶有襯底和硅半導(dǎo)體主體的半導(dǎo)體器件，該半導(dǎo)體器件包括雙極晶體管，該雙極晶體管具有分別是第一導(dǎo)電類型的發(fā)射極區(qū)域、與第一導(dǎo)電類型相反的第二導(dǎo)電類型的基極區(qū)域和所述第一導(dǎo)電類型的集電極區(qū)域，包括集電極區(qū)域或發(fā)射極區(qū)域的第一半導(dǎo)體區(qū)域被形成在半導(dǎo)體主體中，在該半導(dǎo)體主體的頂部出現(xiàn)的是包括基極區(qū)域的層狀第二半導(dǎo)體區(qū)域，在該第二半導(dǎo)體區(qū)域頂部出現(xiàn)的是包括所述的集電極區(qū)域和發(fā)射極區(qū)域中另外一個的第三半導(dǎo)體區(qū)域，所述半導(dǎo)體主體在第一和第二半導(dǎo)體區(qū)域之間的過渡處被提供了壓縮層，該壓縮層是通過掩埋在半導(dǎo)體主體中的電絕緣區(qū)域形成的。本發(fā)明還涉及制造這樣器件的方法。

背景技術(shù)

從美國專利申請US?2004/0224461中可以知道這樣的器件和方法。所述的文件描述了一種NPN類型雙極晶體管。該晶體管的臺面型發(fā)射極區(qū)域處在該晶體管的層狀基極區(qū)域的頂部，該晶體管的集電極區(qū)域處在基極區(qū)域的下部。基極區(qū)域和集電極區(qū)域之間的結(jié)被電絕緣區(qū)域包圍，該電絕緣區(qū)域被掩埋在基極區(qū)域的下面，并形成半導(dǎo)體主體的局部壓縮層。

這種已知器件的一個缺陷是它不適于，或至少不是很適于進(jìn)行更進(jìn)一步的小型化。一方面，已知晶體管的可能集成度由此受到限制，但是，除此之外，該晶體管的諸如高頻性能之類的特性仍然能夠得到改善。甚高頻應(yīng)用的例子是汽車?yán)走_(dá)系統(tǒng)。

發(fā)明內(nèi)容

因此，本發(fā)明的目的是為了提供一種由于它的卓越高頻特性而適于前述應(yīng)用的器件，以及其中可以很容易地實(shí)現(xiàn)橫向小型化。

為了到達(dá)這個目的，在前面簡介中提到的類型的器件的特征是在掩埋的電絕緣區(qū)域上形成的半導(dǎo)體主體的部分是單晶體的。首先，本發(fā)明基于這樣的認(rèn)知：在已知器件中，通過外延生長在該器件中形成基極區(qū)域，在電絕緣區(qū)域頂部形成該器件的部分，從而掩埋所述的電絕緣區(qū)域。這樣形成的部分是多晶體，而在集電極區(qū)域上的鄰近的部分是單晶體。此外，本發(fā)明基于這樣的認(rèn)知：在單晶硅和多晶硅之間這樣形成的過渡使已知器件的橫向小型化難以實(shí)現(xiàn)或者甚至不可能實(shí)現(xiàn)。通過使掩埋的電絕緣區(qū)域上的半導(dǎo)體主體區(qū)域單晶化，按照本發(fā)明設(shè)計的器件可以有非常小的橫向尺寸，并因此顯示出卓越的高頻性能。本發(fā)明基于這樣不尋常的認(rèn)知：當(dāng)使用按照本發(fā)明的制造方法，出現(xiàn)在掩埋的電絕緣區(qū)域上的半導(dǎo)體主體部分雖然是通過外延生長形成的，但可以被制成單晶的。

簡單地說，通過在掩埋的電絕緣區(qū)域位置首先形成SiGe區(qū)域可以達(dá)到這個目的，在該電絕緣區(qū)域的頂部通過外延生長沉積半導(dǎo)體主體的部分。假如SiGe結(jié)合厚度不是很大并且其厚度保留在邊界中，則前文所述的外延生長導(dǎo)致單晶沉積。此后，在投影圖上從外往內(nèi)看，通過選擇性刻蝕去除SiGe區(qū)域部分，在此之后，在這樣形成的空腔中形成掩埋的電絕緣區(qū)域。

在按照本發(fā)明的方法的優(yōu)選實(shí)施例中，為基極區(qū)域提供了至少一個位于掩埋的電絕緣區(qū)域上的電連接部分。由于該位置處的基極區(qū)域是單晶體，所以有可能減少橫向尺寸，同時，基極區(qū)域的電阻可以很低。

優(yōu)選地，半導(dǎo)體主體的壓縮層位于基極區(qū)域。這種結(jié)構(gòu)的優(yōu)點(diǎn)是被用于形成壓縮層的SiGe區(qū)域也位于該基極區(qū)域。在所述壓縮層形成之后保留下來的SiGe區(qū)域部分在諸如速度之類的晶體管特性方面非常有利。

由于電絕緣區(qū)域上的基極區(qū)域在后一變型中相對較薄，在臺面型的第三半導(dǎo)體區(qū)域兩側(cè)上的有層狀結(jié)構(gòu)的第二半導(dǎo)體區(qū)域的厚度一尤其是在這種情況下—是優(yōu)選地比第三半導(dǎo)體區(qū)域下的區(qū)域的厚度大。例如，通過選擇的外延生長，可以很容易形成處在掩埋的電絕緣區(qū)域上的大厚度基極區(qū)域。

在一個非常有利的實(shí)施例中，半導(dǎo)體主體包括另外一個埋置的或掩埋的電絕緣區(qū)域，從投影圖上看，一個比掩埋的電絕緣區(qū)域大的距離將該電絕緣區(qū)域與第三半導(dǎo)體區(qū)域隔開。可以使用通常的諸如STI(Shallow?Trench?Isolation，淺溝槽隔離)區(qū)域或LOCOS(LocalOxidation?Of?Silicon，硅片局域氧化)區(qū)域之類的隔離區(qū)域以實(shí)現(xiàn)這個目的。這使得按照本發(fā)明的器件的生產(chǎn)與通常的工藝高度兼容。除此之外，所述的另外埋置的或掩埋的電絕緣區(qū)域在按照本發(fā)明的器件的晶體管的特性方面提供了進(jìn)一步優(yōu)化的可能性。

因此，通過形成所述的比掩埋的電絕緣區(qū)域厚度大的另外的埋置的或掩埋的電絕緣區(qū)域，可以更進(jìn)一步地減小基極區(qū)域和集電極區(qū)域之間的電容，這在高頻特性方面有積極效果。而且，以這種方式，可以使集電極區(qū)域中的電流擴(kuò)散減小。