[發明專利]平面背柵極CMOS中的高性能電容器有效
| 申請號: | 200680026427.2 | 申請日: | 2006-06-26 |
| 公開(公告)號: | CN101258592A | 公開(公告)日: | 2008-09-03 |
| 發明(設計)人: | A·布賴恩特;E·J·諾瓦克;R·Q·威廉姆斯 | 申請(專利權)人: | 國際商業機器公司 |
| 主分類號: | H01L21/84 | 分類號: | H01L21/84;H01L27/108 |
| 代理公司: | 北京市中咨律師事務所 | 代理人: | 于靜;楊曉光 |
| 地址: | 美國*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 平面 柵極 cmos 中的 性能 電容器 | ||
技術領域
本發明涉及半導體器件,更具體而言,涉及基于超薄SOI的雙柵極CMOS電容器以及制造方法。
背景技術
可以將常規MOS(金屬-氧化物半導體)電容器建模為平行板電容器。在該類型的結構中,可以由金屬或重摻雜的多晶硅(“多晶”)制造一個板,以及由半導體制造一個板(例如,當MOS電容器在高正向偏置下時形成的反型層)。使用絕緣體例如SiO2或“氧化物”分離該兩個板。在深縮放超薄SOI(絕緣體上硅)器件中,在源極和漏極區域之下的絕緣層,例如,氧化物,被制造的較薄以提高MOS晶體管的性能。雖然這導致更快的晶體管,但是較薄的溝道區域和摻雜劑固體溶解度限制了可以在溝道中設置的激活的摻雜劑的量。這導致電容器中的有效串聯電阻變得相當大。從電路的觀點,這可以造成很多問題。
更具體而言,在超薄SOI?MOS器件中,由p型硅制造nMOS晶體管的n溝道FET,并由n型硅制造pMOS晶體管的p溝道FET。重摻雜的源極和漏極區域提供電極以接觸之前提及的溝道區域。在SOI?MOS器件中,在溝道區域之下創建氧化物區域。氧化物區域電隔離器件的源極、漏極、以及溝道區域與襯底。通過例如柵極的功函數、任何的溝道摻雜劑、以及晶體管結構的尺寸等因素確定溝道的MOS閾值電壓,即當電荷載流子以顯著的量從源極流動通過溝道到漏極時的柵極電勢。然而,在SOIMOS器件中的低移動溝道電荷可以在一定的條件下具有大的有效電阻(等價串聯電阻(ESR))。該大的ESR對電容器的性能具有很大的影響。例如,電容器有效電阻的增加將導致劣化電容器的頻率特性。
MOS結構的更詳細的模型將垂直柵極-介質-襯底柵極“疊層”分解為串聯的兩個電容器,例如,線性氧化物電容和非線性溝道電容。通過實例,如果在N型MOS結構上的柵極上的電壓為強負,空穴被吸引到介質-襯底界面并在該處堆積。在該堆積狀態,MOS電容器約為線性電容器。另一方面,如果將N型MOS結構上的柵極電壓設置為正,耗盡表面的移動空穴,產生具有暴露的摻雜劑離子的耗盡區域。由于耗盡電荷約平方根依賴于柵極介質下的電勢,所以耗盡電容器是非線性的。但是,隨著進一步地提高柵極電壓,在源極端子與溝道之間的電勢勢壘靜電降低,從而溝道被來自源極的移動電子所充斥。溝道中存在電子指示了表面附近的硅的反型,例如,NFET溝道變為n型以及類似地PFET溝道變為p型。
在超薄SOI器件中,歸因于晶體管縮放規則,將柵極疊層之下的硅區域的厚度制造得非常薄,其中通過掩埋氧化物約束在柵極之下的硅區域的底部。即使在接近固體溶解度限制的溝道摻雜水平處,柵極誘導的耗盡區域可以從柵極延伸到背氧化物產生耗盡了移動載流子的(即,“完全耗盡的”)區域。
當移動電子(反型電荷)的數量遠低于耗盡區域中暴露的摻雜劑離子(耗盡電荷)的數量時,產生弱反型。另一方面,當反型電荷極大地超過耗盡電荷時,產生強反型。此外,當反型電荷與耗盡電荷可比較時,可以將強反型到中等反型之間的過渡限定為條件。當強反型柵極之下的溝道區域時,柵極電荷基本通過反型層電荷平衡。反型層電荷占優勢時的電壓稱為閾值電壓Vt并且Vt0表示當源極電壓等于0時的閾值電壓。
在SOI?MOS技術中,依賴于施加到SOI溝道區域(也稱為硅體)的外部偏置而存在幾種工作模式。硅體通過掩埋的背氧化物與襯底分離。該情況下,浮體情況,由多個物理因素,其包括來自源極和漏極的二極管結電流、漏極附近的碰撞電離、柵極泄漏、雙極效應、以及耦合到器件的電端子柵極、漏極、以及體的電容,來控制體中的電勢。可以相對于源極電勢限定SOI體電勢并可以在正常操作期間相對于源極電勢顯著地正向偏置體電勢。如果將外部電勢施加到SOI體(稱為體接觸),通過外部電勢和外部體接觸與SOI體之間的電阻來約束體電勢。然而,注意,在超薄SOI器件具有這樣的硅體的情況下,該硅體已被縮放至其中硅體是完全耗盡的情況,外部電阻如此之高以致體接觸是無效的。
上述的超薄SOI?MOS器件的擴展是雙柵極SOI?MOS晶體管。在該結構中,背氧化物已經被減薄至這樣的情況,在背氧化物之下的區域可以對體施加不可忽略的電場并可以鄰近背氧化物形成反型層或堆積層。當在背氧化物中或之下設置第二柵極電極時,便形成了雙柵極器件SOI?MOS晶體管。此外,典型地隔離第二柵極電極(背柵極)與其它導電單元例如襯底、源極、漏極、以及頂柵極(前柵極)。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國際商業機器公司,未經國際商業機器公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200680026427.2/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





