[發明專利]半導體器件結構及形成半導體結構的方法

有效

• 申請號: 200680021817.0
• 申請日: 2006-06-20
• 公開（公告）號: CN101199042A
• 公開（公告）日: 2008-06-11
• 發明（設計）人: J·布拉斯克;J·卡瓦利羅斯;B·多勒;U·沙阿;S·達塔;A·馬宗達;R·喬
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/306
• 分類號: H01L21/306;H01L21/336;H01L21/84;H01L29/786;H01L29/04
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳斌

發明背景

1.技術領域

本發明涉及半導體處理領域，尤其涉及半導體結構及其制造方法。

2.相關技術的討論

為了提高諸如微處理器之類的現代集成電路的性能，提出了絕緣體上的硅(SOI)晶體管。絕緣體上的硅(SOI)晶體管的優點在于它們能以全耗盡的方式工作。全耗盡晶體管的優點是具有優化導通電流/截止電流比的理想閾下梯度。所提出的能以全耗盡方式工作的SOI晶體管的例子是諸如圖1所示的三柵晶體管100。三柵晶體管100包括在具有形成于單晶硅襯底105上的掩埋氧化物層103的絕緣襯底102上形成的硅體104。如圖1所示，柵介電層106在硅體104的頂部和側壁上形成。柵電極108在柵介電層上形成，并在三個側面上圍繞體104，實質上提供了具有三個柵電極(G1、G2、G3)的晶體管100：在硅體104的每一個側壁上有一個柵電極，并在硅體104的頂面上有一個柵電極。如圖1所示，源區110和漏區112在柵電極108相對兩側面上的硅體104中形成。有源溝道區是位于柵電極108之下且在源區110和漏區112之間的硅體區域。三柵晶體管100的優點在于它表現出良好的短通道效應(SCE)。三柵晶體管100表現出良好的短通道效應的一個原因是這種器件的非平面性使得柵電極108得以以在所有的三個側面上圍繞有源溝道區的方式設置。

附圖簡述

圖1示出非平面即三柵晶體管。

圖2A-2E示出根據本發明的實施例形成半導體結構的方法。

圖2F是由圖2E的結構形成的非平面晶體管的圖示。

圖3A-3C示出根據本發明的實施例形成半導體結構的方法。

圖3D是利用圖3C的半導體結構的非平面晶體管的圖示。

圖4A-4C示出根據本發明的實施例形成半導體結構的方法。

圖4D是利用圖4C的半導體結構的非平面晶體管的圖示。

圖5是包括在一襯底上具有非平行方向的n型場效應晶體管和p型場效應晶體管的集成電路的一部分的圖示。

本發明的詳細描述

本發明的實施例描述了半導體結構和形成半導體結構的方法。在以下描述中，陳述了眾多的細節，以提供對本發明的全面理解。在其它的例子中，為了不遮蔽本發明，沒有特別詳細地描述公知的半導體工藝和制造技術。

本發明利用單晶半導體結構的原子層控制來使半導體器件的性能最佳化。在本發明的實施例中，將硬掩模覆蓋的單晶結構暴露于各向異性濕法蝕刻劑中。該濕法蝕刻劑具有足以克服化學蝕刻反應的活化能勢壘以便蝕刻半導體結構的低密度面的化學強度，但不具有足以克服化學蝕刻反應的活化能勢壘的化學強度，從而不能蝕刻半導體結構的高密度面。通過選擇適當的晶體取向、并通過在結構的低密度面上形成硬掩模、并通過使用具有適當的化學強度的濕法蝕刻化學性質，可形成具有期望的刻面、晶體取向和側壁平滑度的半導體結構。在本發明的實施方式中，利用外延硅中的自然刻面來消除三維硅通道結構中的邊緣粗糙度。在本發明的一個實施例中，利用自然刻面來形成可以很好地對溝道區進行柵控制的三維溝道結構。在本發明的其它實施例中，將PMOS和NMOS晶體管的半導體本體以特定排列形成于單晶半導體上，以利用該晶體取向并提高空穴和電子兩者的遷移率。閱讀以下的詳細描述，將會清楚本發明的其它方面。

根據本發明的實施方式，在圖2A-2F中示出了利用自限制蝕刻和自然刻面形成三維半導體結構的方法。半導體結構的制造以襯底200開始。在本發明的一個實施例中，襯底200是絕緣體上的硅(SOI)襯底。SOI襯底200包括下面的單晶硅襯底202。諸如二氧化硅或氮化硅之類的絕緣層204在單晶襯底202上形成。單晶硅膜206在絕緣層204的上面形成。絕緣層204有時被稱為“掩埋氧化物”層或“掩埋絕緣”層，且所形成的厚度足以將單晶硅膜206與下面的單晶硅襯底202隔離。在本發明的一個實施例中，絕緣層是厚度在200-2000埃的掩埋氧化物層。在本發明的一個實施例中，硅膜206是本征(即，未摻雜)硅外延膜。在其它的實施例中，將單晶硅膜206摻雜成p型或n型導電性，濃度水平在1×10¹⁶-1×10¹⁹原子/立方厘米之間?？稍負诫s硅膜206(即，沉積的同時摻雜)或在其形成于絕緣層204上之后通過例如離子注入法來摻雜。在沉積后摻雜硅膜206使n型器件和p型器件能夠在同一襯底上形成。在本發明的一個實施例中，所形成的硅膜的厚度約等于隨后所形成的硅結構的期望高度。在本發明的一個實施例中，單晶硅膜206的厚度小于30納米，并且理想地是約20納米或更薄。