[發明專利]半導體器件結構及形成半導體結構的方法

有效

• 申請號: 200680021817.0
• 申請日: 2006-06-20
• 公開（公告）號: CN101199042A
• 公開（公告）日: 2008-06-11
• 發明（設計）人: J·布拉斯克;J·卡瓦利羅斯;B·多勒;U·沙阿;S·達塔;A·馬宗達;R·喬
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L21/306
• 分類號: H01L21/306;H01L21/336;H01L21/84;H01L29/786;H01L29/04
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 陳斌

1.一種圖案化半導體膜的方法，包括：

在具有全局晶體取向的半導體膜上形成硬掩模材料，其中所述半導體膜具有第一晶面和第二晶面，其中所述第一晶面比所述第二晶面密度高，并且其中所述硬掩模在所述第二晶面上形成；

將所述半導體膜和所述硬掩模材料圖案化成硬掩模覆蓋的半導體結構；以及

將所述硬掩模覆蓋的半導體結構暴露于具有足以蝕刻所述第二晶面的化學強度但不具有足以蝕刻所述第一晶面的化學強度的濕法蝕刻過程。

2.如權利要求1所述的方法，其特征在于，所述半導體膜是硅。

3.如權利要求1所述的方法，其特征在于，所述半導體膜選自下組：鍺(Ge)、硅鍺合金(Si_xGe_y)、砷化鎵(GaAs)、銻化銦(InSb)、磷化鎵(GaP)、以及銻化鎵(GaSb)。

4.一種將單晶硅膜圖案化的方法，包括：

在單晶硅膜上形成硬掩模；

與所述硬掩模對齊地蝕刻所述單晶硅膜以形成具有頂部表面和一對橫向相對側壁的硬掩模覆蓋的單晶硅結構；以及

將所述硬掩模覆蓋的單晶硅膜暴露于濕法化學蝕刻劑中以蝕刻掉所述單晶硅膜的一部分，其中所述蝕刻劑是自限制性的，使得它在第一鄰接的<111>晶面上停止。

5.如權利要求4所述的方法，其特征在于，所述單晶硅膜具有(100)全局晶體取向。

6.如權利要求5所述的方法，其特征在于，在蝕刻所述硅結構后，所述側壁與<110>面對齊。

7.如權利要求5所述的方法，其特征在于，在蝕刻所述硅結構后，所述側壁與<100>面對齊。

8.如權利要求4所述的方法，其特征在于，所述單晶硅膜具有(110)全局晶體取向。

9.如權利要求8所述的方法，其特征在于，在蝕刻所述硅結構后，所述側壁與<110>面對齊。

10.如權利要求4所述的方法，其特征在于，還包括在所述結構暴露于所述濕法蝕刻后，在所述硅結構的所述頂部表面和所述結構的所述側壁上形成柵電介質和柵電極。

11.如權利要求10所述的方法，其特征在于，還包括在形成所述柵電介質和柵電極前去除所述硬掩模。

12.如權利要求10所述的方法，其特征在于，還包括在所述柵電極的相對兩側在所述硅結構中形成源區和漏區。

13.如權利要求4所述的方法，其特征在于，所述濕法蝕刻具有足以蝕刻<100>和<110>面的化學強度但不具有足以蝕刻<111>面的化學強度。

14.如權利要求4所述的方法，其特征在于，所述濕法蝕刻劑包括NH₄OH。

15.如權利要求14所述的方法，其特征在于，所述濕法蝕刻劑包括NH₄OH和水，其中所述NH₄OH的濃度小于1％體積。

16.如權利要求15所述的方法，其特征在于，所述NH₄OH濃度在0.2-1％體積之間，且所述蝕刻劑的溫度在5-25℃之間。

17.一種集成電路，包括：

具有第一半導體本體的第一非平面晶體管，其中所述第一半導體本體中的電荷遷移沿第一方向；以及

具有第二半導體本體的第二非平面晶體管，其中所述第二半導體本體中的電荷遷移沿第二方向，其中第二方向不與所述第一方向平行。

18.如權利要求17所述的集成電路，其特征在于，所述第一方向相對于所述第二方向成約45度。

19.如權利要求17所述的集成電路，其特征在于，所述第一非平面晶體管是n型場效應晶體管，所述第一半導體本體由單晶硅膜形成，所述第一方向平行于所述單晶硅膜的<100>面。

20.如權利要求17所述的集成電路，其特征在于，所述第二非平面晶體管是p型場效應晶體管，所述單晶第二半導體本體是單晶硅膜，所述第二方向平行于<100>面。

21.如權利要求17所述的集成電路，其特征在于，所述第二非平面晶體管是p型場效應晶體管，所述第一半導體本體由單晶硅膜形成，所述第一方向平行于所述硅膜的<100>面，所述第一非平面晶體管是n型場效應晶體管，所述第二半導體本體是單晶硅膜，所述第二方向平行于<100>面。