[發明專利]用可棄式間隔物提高的源極與漏極工藝

有效

• 申請號: 200680020111.2
• 申請日: 2006-04-19
• 公開（公告）號: CN101194350A
• 公開（公告）日: 2008-06-04
• 發明（設計）人: J·范米爾;H·鐘
• 申請（專利權）人: 先進微裝置公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京紀凱知識產權代理有限公司
• 代理人: 戈泊

技術領域

本發明是有關于半導體制造的領域；更詳而言之，本發明是有關具有提高的源極與漏極區域的半導體裝置的形成。

背景技術

目前，深次微米互補式金氧半導體(CMOS)是用于極大規模集成電路(ULSI)裝置的主要技術。在過去二十年間，縮小CMOS晶體管的尺寸以及增加在集成電路(IC)上的晶體管密度，已成為微電子產業的首要重點。ULSI電路可包含CMOS場效應晶體管(FETS)，場效應晶體管具有設置在漏極與源極區域之間的半導體柵極。漏極與源極區域通常是以P型摻雜物(硼)或N型摻雜物(磷)重濃度摻雜(heavily?doped)。漏極與源極區域一般包含有淺源極與漏極延伸區域，淺源極與漏極延伸區域是部份地設置于該柵極的下方以提升晶體管效能。淺源極與漏極延伸區域有助于達成對短溝道效應(short-channel?effect)的抗性(immunity)，短溝道效應會劣化N溝道及P溝道晶體管兩者的晶體管效能。短溝道效應可造成臨限電壓下滑(threshold?voltage?roll-off)以及漏極誘發能障衰退(drain-induced?barrier-lowering)。因此，當晶體管變為更小時，淺源極與漏極延伸區域以及因而短溝道效應的控制尤其重要。

隨著設置在IC上的晶體管的尺寸縮小，具有淺、極淺源極漏極延伸區域的晶體管變得更加難以制造。例如，小型晶體管可能需要具有結深度(junction?depth)小于30納米(nm)的極淺源極與漏極延伸區域。利用習知的制造技術來形成具有小于30nm的結深度的源極與漏極延伸區域是非常困難的。習知的離子注入技術難以維持淺源極與漏極延伸區域，因為在離子注入期間產生于主體(bulk)半導體襯底中的點缺陷(point?defect)會造成摻雜物更容易擴散(瞬間增益擴散，transientenhanced?diffusion，TED)。該擴散通常使源極與漏極延伸區域垂直地向下延伸至該主體半導體襯底中。此外，習知離子注入和擴散摻雜技術使位于IC上的晶體管易受短溝道效應影響，而導致延伸深入至該襯底中的摻雜物濃度呈現尾型分布(tail?distribution)。

為克服這些困難，源極與漏極區域可通過選擇性硅外延而提高，以使與源極與漏極接觸件(contact)的連接較不困難。提高的源極與漏極區域提供額外的材料予接觸件硅化工藝(contact?silicidation?process)以及提供降低的深源極/漏極結電阻和源極/漏極串聯電阻。

采用可棄式間隔物的提高的源極/漏極工藝已經被使用，但是并不適用于當尺寸降低至及小于例如65nm技術節點的情況。圖16a至16c以及圖17a至17d繪示了這些方法的一些疑慮。

于圖16a中，柵極電極72設置于襯底70上。于選擇性外延成長(selective?epitaxial?growth，SEG)工藝期間，硅氮化物覆蓋物(cap)74適用以保護多晶硅柵極電極72免于非期望的硅成長。該SEG工藝對于硅氮化物有選擇性，因此，在該SEG工藝期間，硅不會成長在該柵極電極72的頂部。

使用氧化物(例如TEOS)或LTO氧化物來形成氧化物襯墊(liner)76。于形成該氧化物襯墊76之后，由例如硅氮化物形成一對側壁間隔物78。硅氮化物間隔物78的形成通常經由沉積硅氮化物層及之后進行干蝕刻而達成。

在該SEG工藝之前，需要進行濕蝕刻(例如HF(氫氟酸)濕蝕刻)，以去除該氧化物襯墊76之氧化物。由于外延硅只成長在硅表面上，因此需要去除該氧化物。于該襯底70上存在有該氧化物襯墊76會防止此成長且防止形成提高的源極/漏極。

由于該氧化物襯墊76是介于該氮化物覆蓋物層74和氮化物間隔物78之間，在HF濕蝕刻期間，可能會被蝕刻出凹洞(cavity)。此凹洞可能會到達該多晶硅柵極電極72。因為在HF中TEOS或LTO快速地蝕刻，有高的機率暴露出該多晶硅柵極電極72的左上角和右上角。由于該多晶硅柵極電極72的角的暴露，提高的源極/漏極80的形成引起鼠耳狀物(mouse-like?ear)82形成，如圖16b所示。耳狀物82是非常不想要的。

現在參考圖16c，去除可棄式氮化物間隔物78以容許環狀及延伸注入物。然而，耳狀物82有效地阻擋注入物被適當地施行。因此，該裝置變成無法使用或是至少嚴重地受損的。