[發明專利]電路基板形成用鑄型及其制造方法、電路基板及其制造方法、多層層壓電路基板的制造方法以及導電孔的形成方法無效
| 申請號: | 200680019196.2 | 申請日: | 2006-05-31 |
| 公開(公告)號: | CN101189924A | 公開(公告)日: | 2008-05-28 |
| 發明(設計)人: | 梶野仁;田口丈雄;佐藤干二;石井正人;片岡龍男 | 申請(專利權)人: | 三井金屬礦業株式會社 |
| 主分類號: | H05K3/10 | 分類號: | H05K3/10;H05K1/11;H05K3/18;H05K3/40;H05K3/46 |
| 代理公司: | 北京金信立方知識產權代理有限公司 | 代理人: | 黃威;徐金偉 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 路基 形成 鑄型 及其 制造 方法 多層 壓電 以及 導電 | ||
技術領域
[0001]本發明涉及一種用于在絕緣性樹脂基板的厚度方向上形成不同深度的布線圖的鑄型以及該鑄型的制造方法。更具體地說,本發明涉及一種通過對形成于支撐基底表面的金屬層進行選擇性蝕刻,在使熱固化性或者光固化性樹脂固化之際,于該樹脂的厚度方向上形成不同深度的布線圖的鑄型的制造方法以及鑄型。
[0002]另外,本發明還涉及一種在絕緣性樹脂基板的厚度方向上形成有不同深度的布線圖的電路基板以及制造該電路基板的方法,進一步涉及導電孔(Via?hole)的形成方法,以及多層層壓電路基板的制造方法。更具體地說,本發明涉及一種通過將利用蝕刻法形成了壓模圖形的鑄型嵌入固化性樹脂中形成凹部,并在該凹部填充導電性金屬而形成的電路基板及其制造方法,進一步涉及具有如上所述形成的布線圖的多層層壓電路基板的制造方法,以及貫穿絕緣體層的導電孔的形成方法。
[0003]另外,本發明還涉及一種新的電路基板的制造方法以及利用該方法制造的電路基板。更具體地說,本發明涉及一種在絕緣性基底材料中埋入有非常微細的布線圖的電路基板的制造方法以及利用該方法制造的電路基板。
背景技術
[0004]作為用于安裝電子部件的方式之一,通常使用薄膜載帶。一直以來所使用的薄膜載帶是通過在聚酰亞胺薄膜的表面上配置銅等導電性金屬,再在由該導電性金屬構成的層表面涂布感光性樹脂,并通過對該感光性樹脂進行曝光顯影而形成所需圖形,然后以如此形成的圖形為掩??刮g層對金屬層進行蝕刻而形成的。
[0005]最近,上述薄膜載帶變得非常細線徑化,而為了形成這樣細線徑化的布線圖,就需要使由導電性金屬構成的金屬層變薄。這樣形成的超微細布線圖,其線寬狹窄,而且線厚也薄,因此通電后的電阻值容易變大,從而存在由于來自布線圖的焦耳熱使薄膜載帶自身的發熱量變大的問題。雖然為了抑制薄膜載帶的發熱可以將所形成的布線圖的截面積增大,但為了形成超微細布線圖,需要將用于形成布線圖的導電性金屬層的厚度變薄,因此,在現有的通過對使用導電性金屬箔等在絕緣薄膜的表面上形成的金屬層進行蝕刻而形成布線圖的薄膜載帶的制造方法中,從發熱的問題考慮,實現細線徑化存在局限性。
[0006]除了上述薄膜載帶的細線徑化之外,作為先端電子部件的半導體包中,廣泛使用將多個導體層和絕緣層重疊并確保其厚度方向的通電性的增層電路板。在該增層電路板中,作為確保層疊的層間的通電的方法,采用:在層疊的絕緣層上形成導電孔,并在該導電孔內形成鍍層從而確保厚度方向的導通性的方法;在導電孔內填充導電性膏從而確保厚度方向的導通性的方法;形成銀凸塊并通過用該銀凸塊穿破絕緣體層從而確保厚度方向的導通性的方法;以及通過導電端子確保厚度方向的導通性的方法等(參照非專利文獻1:エレクトロニクス実裝學會誌Vol.2、No.6.p450-453(1999);非專利文獻2:エレクトロニクス実裝學會誌Vol.2、No.1.p6-8(1999))。
[0007]但是,在上述方法中,形成布線圖的工序和確保電路基板的厚度方向的導通性的工序是完全不同的工序,為了形成增層電路板必須要經過非常復雜的工序。并且,如上所述形成的層間連接中發生接觸不良的情況較多,因此需要一種使用可靠并且簡便的方法來確保層間連接的方法。再有,伴隨著布線圖的細線徑化以及布線圖的高密度化,用于形成導電孔的空間也越來越受到限制,確保厚度方向導通性的導電孔的形成面積也變小,在現有的通過在導電孔的內周壁上形成鍍層來確保厚度方向導通性的方法中,由于導電孔以及其周邊的工藝臺面占有的面積較大,因此已無法對應現今的布線圖的細線徑化以及高密度化。另外,在現有的利用導電孔或者凸塊來確保厚度方向導通性的方法中,由于在層疊的電路基板厚度方向的同一位置上重疊形成導電孔等(形成層疊導電)是非常困難的,因此大多數情況下是使各層上形成的導電孔的厚度方向上的位置錯開而形成(順序增層),因而半導體包的設計自由度受到限制。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于三井金屬礦業株式會社,未經三井金屬礦業株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200680019196.2/2.html,轉載請聲明來源鉆瓜專利網。





