[發明專利]制造覆晶于半導體組件封裝的晶圓級無凸塊式方法

有效

• 申請號: 200680018779.3
• 申請日: 2006-06-09
• 公開（公告）號: CN101563756A
• 公開（公告）日: 2009-10-21
• 發明（設計）人: 孫明;龔德梅
• 申請（專利權）人: 萬國半導體股份有限公司
• 主分類號: H01L21/00
• 分類號: H01L21/00
• 代理公司: 上海申匯專利代理有限公司
• 代理人: 白璧華

技術領域

本發明涉及一種半導體組件的制程方法，特別涉及一種制造覆晶于半導體組件封裝的晶圓級無凸塊式方法。?

背景技術

現有技術的覆晶封裝方法為在基板上將一具有凸塊的半導體晶粒連接至焊盤布局上，此凸塊可由錫或金所構成，且其先形成在半導體晶粒的導電焊墊上，而后再利用加熱與加壓的方式使半導體晶粒與基板可由凸塊以相互連接，而依據不同的需求，可將具有流動性的物質應用在介于半導體晶粒與基板之間的凹洞中，以改善半導體晶粒與基板之間連接的機械力。?

現有技術的覆晶技術已使用來制造封裝于導線架上的低接腳(low?pincount)半導體組件中，如美國專利第5,817,540號中所公開的方法，一般而言，其包括覆裝一晶粒于一導線架上，并由凸塊做為內連接，而硅晶圓片可為預先形成凸塊并先經過切割，經由分離的晶粒，可直接將具有凸塊的晶粒覆裝于相對應的導線架上，利用錫回焊以連接晶粒與導線架，當錫凸塊未被用以做為內連接時，可使用導電涂料或是導電填充環氧樹脂以取代；在晶粒與導電架連接后，可使用一介電層或是一墊料材料以覆蓋在晶粒與導電架之間的溝槽中，以避免短路并可提供晶粒與導電架之間的附著力。?

現有技術的覆晶技術的缺點由于必須對半導體晶粒施以凸塊制程而提高了成本，再者，當半導體晶粒的接觸焊墊由鋁構成時，則必須再形成一凸塊底層金屬層以促進焊錫或是其它鍵結材料的使用，然而，凸塊底層金屬層的施用，則又將耗費額外的半導體封裝制程成本。?

然而，在現今應用在半導體組件覆晶封裝的晶圓級無凸塊制程方法以可克服現有技術中的缺點，較好的晶圓級無凸塊制程方法可在降低半導體組件覆晶封裝的成本的同時，提供較佳的主機板級封裝(board?level?packaging)的可靠度；此外，晶圓級無凸塊制程方法可使進行主機板級封裝時的導線架與印刷電路板之間，可具有較小的熱膨脹錯位，且提供一較大的連接面積。?

發明內容

本發明的主要目的，提出一種制造覆晶于半導體組件封裝的晶圓級無凸塊式方法，包括提供一具有凹渦結構的導線架，其具有源極與柵極凹渦，此具有凹渦結構的導線架可由導電環氧樹脂以貼附于半導體組件，并且利用導電環氧樹脂以同時提供電性與機械性的連接，而連接的方式可透過晶圓級的制程以實現，再將晶圓片切割成為獨立的晶粒以供為主機板級封裝的用，例如：表面安裝(surface?mounting)。?

本發明的另一目的，提出一種制造覆晶于半導體組件封裝的晶圓級無凸塊式方法，其包括數個對一半導體晶粒的晶圓片前側表面進行防焊漆涂布的步驟，其先進行防焊漆涂布以形成若干個柵極接觸窗與若干個源極接觸窗，并利用目標凹渦區域以對一導電架進行圖案化，且在導線架上相對應于柵極接觸窗與源極接觸窗的位置上，以形成凹渦，將導線架上的凹渦通過印刷方式以生成導電環氧樹脂，并將導電架貼附在半導體晶粒的晶圓上、固化導線架與半導體晶粒晶圓，最終，切割半導體晶粒晶圓片而完成一半導體組件的封裝。?

本發明的另一個目的，提出一種制造覆晶于半導體組件封裝的晶圓級無凸塊式方法，其包括在一半導體晶粒的晶圓片的前側表面上制造出若干個柵極接觸窗與若干個源極接觸窗，并在導線架上相對應于若干柵極接觸窗與若干源極接觸窗的位置上形成凹渦，其中上述的柵極接觸窗與源極接觸窗連接在導線架與半導體晶粒晶圓片之間，最后，切割半導體晶粒晶圓片而完成一半導體組件的封裝。?

為了使下文有關于本發明的描述更加容易明白，也為了使本發明對于現有技術的貢獻更加容易了解，上述僅僅概括性地且相當廣泛地提供了本發明的特征，以下將提供更多有關本發明的特征。?

有鑒于此，在進行實施方式的說明之前，應當了解本發明并不受限于?用以描述其應用的架構中，且，凡利用以下所述或是圖式中的任意組件的重組與排列而得的應用，皆當視做落入于本發明的保護范圍中。而除了本說明書中所提供的實施例外，本發明也可由其它各種不同的實施例加以實現，因此，本發明的措詞、學術用語、摘要皆僅用來解釋本發明，而非限定本發明的保護范圍。?

因此，本領域的技術人員可透過本發明的公開而能了解本發明的內容并據以實施，再者，權利要求書應視為本發明的等效架構。?

附圖說明

圖1為本發明的半導體組件封裝結構的截面剖視圖；?

圖2為本發明的具有凹渦的晶粒級導線架的俯視圖；?

圖3為本發明的具有凹渦的晶圓級導線架的俯視圖；?

圖4為本發明的覆晶于半導體組件封裝制造的流程圖；?

圖5為圖4的覆晶于半導體組件封裝制造的示意圖。?