[發明專利]正性光致抗蝕劑組合物、厚膜光致抗蝕劑層壓材料、用于制備厚膜抗蝕劑圖案的方法以及用于制備接線端子的方法

無效

• 申請號: 200680009936.4
• 申請日: 2006-03-28
• 公開（公告）號: CN101248390A
• 公開（公告）日: 2008-08-20
• 發明（設計）人: 三隅浩一;鷲尾泰史;先崎尊博;齋藤宏二
• 申請（專利權）人: 東京應化工業株式會社
• 主分類號: G03F7/004
• 分類號: G03F7/004;G03F7/039;H01L21/60
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 陳長會

技術領域

本發明涉及一種正性光致抗蝕劑組合物、厚膜光致抗蝕劑層壓材料、用于制備厚膜抗蝕劑圖案的方法和用于制備接線端子的方法。

本申請要求在2005年3月30日提交的日本專利申請2005-099442的優先權，該申請的公開內容通過引用結合在此。

背景技術

隨著電子裝置的最近小型化，存在朝LSI的更高集成化的快速進展。為了在電子裝置上安裝LSI，使用了將由突起電極構成的接線端子安置在支持體比如基底上的多針(multipin)薄膜包裝方法。在這種多針包裝方法中，使用了由從支持體上突出的隆起構成的接線端子以及含有從支持體上突出的被稱作金屬柱的支柱和在其上形成的焊球的接線端子。

所述隆起或金屬柱可以例如通過如下步驟形成：在具有在頂面上形成的由銅構成的部分的基底上，形成厚度為5μm或更大的厚膜抗蝕劑圖案，所述頂面優選為其上形成有銅基底的光致抗蝕劑層的面(頂面)；將其曝光到穿過所需掩模圖案的光；將其顯影，以選擇性除去(剝離)構成接線端子的部分；由此形成抗蝕劑圖案；使用電鍍技術將由銅、金、鎳或焊料構成的導體埋入被除去的部分(非抗蝕劑部分)內，最后將在該部分周圍的抗蝕劑圖案除去。

作為高度敏感的光敏性樹脂組合物，已知的是使用酸生成劑的化學放大型光致抗蝕劑組合物。在化學放大型光致抗蝕劑組合物中，酸是在輻射的輻照下由酸生成劑產生的。當在曝光之后進行熱處理時，酸的生成被加速，因此在抗蝕劑組合物中的基本樹脂(base?resin)的堿溶性改變。在堿中不溶的變成在堿中溶解的抗蝕劑組合物被稱作正性抗蝕劑組合物，反之，在堿中溶解的變成在堿中不溶的抗蝕劑組合物被稱作負性抗蝕劑組合物。如上所述，在化學放大型光致抗蝕劑組合物中，相比于光反應效率(每一個光子的反應)小于1的常規抗蝕劑，實現了非常高的靈敏性，

然而，當使用化學放大型光致抗蝕劑組合物在含有銅的基底上形成光致抗蝕劑層時，引起的問題是，由于銅所施加的不良影響而導致不能獲得高的精確度的抗蝕劑圖案。

專利文獻1(日本未審查專利申請，第一次公布2003-140347)提出了一種將基底和含有樹脂和酸生成劑的厚膜光致抗蝕劑層通過由有機物質制成的層進行層壓的技術，所述樹脂通過酸的作用改變其堿溶性，所述由有機物質制成的層防止了在基底和厚膜光致抗蝕劑層之間的接觸。

發明內容

在上述使用防護層的方法中，步驟的數量增加。該方法還具有比如成本增加的問題。

由于防護層的材料是有機物質，因此干燥條件根據基底下層的厚度、材料和結構而變化，由此導致了在制備時必需精確控制時間和溫度的問題。

由有機物質制成的防護層可能在與光致抗蝕劑層的混合(mixing)上較差。混合指的是當將兩層或更多層被層壓時，相鄰層在它們之間的界面上被溶解并且摻雜的現象。

在這些情況下，完成了本發明，并且本發明的一個目的是提供一種正性光致抗蝕劑組合物，該組合物即使在其上形成有光致抗蝕劑層的表面內含有銅的基底上，也能夠形成抗蝕劑圖案；厚膜光致抗蝕劑層壓材料；制備厚膜抗蝕劑圖案的方法和用于制備接線端子的方法。

為了實現上述目的，本發明使用下列組合物。

本發明的第一方面涉及一種正性光致抗蝕劑組合物，該組合物用于曝光到具有選自g-射線、h-射線和i-射線中的一種或多種波長的光，所述組合物包括：

(A)在活性射線或輻射的輻照下產生酸的化合物，和

(B)樹脂，所述的樹脂在堿中的溶解性受酸的作用而提高，其中

組分(A)包含在陽離子部分具有萘環的鎓鹽(A1)。

本發明的第二方面涉及一種厚膜光致抗蝕劑層壓材料，該厚膜光致抗蝕劑層壓材料包括相互層壓的基底和厚膜光致抗蝕劑層，所述厚膜光致抗蝕劑層具有10至150μm的厚度并且由本發明的正性光致抗蝕劑組合物制成。

本發明的第三方面是涉及一種用于制備厚膜抗蝕劑圖案的方法，所述方法包括獲得本發明的厚膜光致抗蝕劑層壓材料的層壓步驟；使厚膜光致抗蝕劑層壓材料選擇性曝光到具有選自g-射線、h-射線和i-射線中的一種或多種波長的光的曝光步驟；以及曝光步驟之后顯影以獲得厚膜抗蝕劑圖案的顯影步驟；

本發明的第四方面涉及一種用于制備接線端子的方法，該方法包括：在由本發明的用于制備厚膜抗蝕劑圖案的方法獲得的厚膜抗蝕劑圖案的非抗蝕劑部分上，形成由導體制成的接線端子的步驟。