[發明專利]用于自適應阱偏置以及用于功率和性能增強的混合晶體取向CMOS結構

無效

• 申請號: 200680009333.4
• 申請日: 2006-03-30
• 公開（公告）號: CN101147259A
• 公開（公告）日: 2008-03-19
• 發明（設計）人: K·伯恩斯坦;J·W·斯萊特;楊敏
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L27/12
• 分類號: H01L27/12
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華

1.一種半導體結構，包括：

包括SOI區域和塊Si區域的襯底，其中所述SOI區域和所述塊Si區域具有相同或者不同的晶體取向；

將所述SOI區域與所述塊Si區域分離的隔離區域；

位于所述SOI區域中的至少一個第一器件和位于所述塊Si區域中的至少一個第二器件；以及

位于所述至少一個第二器件下方的阱區域和到所述阱區域的接觸，

其中所述接觸穩定浮體效應并且提供用于通過施加偏置電壓來調節所述塊Si區域中場效應晶體管(FET)內閾值電壓的手段。

2.根據權利要求1所述的半導體結構，其中所述SOI區域包括在絕緣層之上的SOI層，其中所述SOI層具有少于約40nm的厚度。

3.根據權利要求1所述的半導體結構，其中位于所述SOI區域中的所述至少一個第一器件包括至少一個nFET器件、至少一個pFET器件或者其組合。

4.根據權利要求1所述的半導體結構，其中位于所述塊Si區域中的所述至少一個第二器件包括至少一個nFET、pFET、電阻器、電容器、二極管或者其組合。

5.根據權利要求1所述的半導體結構，其中所述相同的晶體取向是(100)、(110)或者(111)。

6.根據權利要求1所述的半導體結構，其中所述不同的晶體取向包括(100)、(110)或者(111)。

7.根據權利要求1所述的半導體結構，其中所述塊Si層和所述SOI層包括從Si、應變Si、SiGe、應變SiGe、SiC、SiGeC和其組合組成的組中選擇的相同或者不同的含硅材料。

8.一種半導體結構，包括：

包括SOI區域和塊Si區域的襯底，其中所述SOI區域和所述塊Si區域具有相同的晶體取向；

將所述SOI區域與所述塊Si區域分離的隔離區域；

位于所述SOI區域中的至少一個第一器件和位于所述塊Si區域中的至少一個第二器件；以及

位于所述至少一個第二器件下方的阱區域和到所述阱區域的接觸，

其中所述接觸穩定浮體效應并且提供用于通過施加偏置電壓來調節所述塊Si區域中場效應晶體管(FET)內閾值電壓的手段。

9.根據權利要求8所述的半導體結構，其中所述SOI區域包括在絕緣層之上的SOI層，其中所述SOI層具有少于約40nm的厚度。

10.根據權利要求8所述的半導體結構，其中位于所述SOI區域中的所述至少一個第一器件包括至少一個nFET器件、至少一個pFET器件或者其組合。

11.根據權利要求8所述的半導體結構，其中位于所述塊Si區域中的所述至少一個第二器件包括至少一個nFET、pFET、電阻器、電容器、二極管或者其組合。

12.根據權利要求8所述的半導體結構，其中所述相同的晶體取向是(100)、(110)或者(111)。

13.根據權利要求8所述的半導體結構，其中所述塊Si層和所述SOI層包括從Si、應變Si、SiGe、應變SiGe、SiC、SiGeC和其組合組成的組中選擇的相同或者不同的含硅材料。