[發(fā)明專利]在處理器空閑狀態(tài)期間的一致性數(shù)據(jù)傳輸?shù)南到y(tǒng)和方法

有效

• 申請?zhí)枺?/td>: 200680007201.8
• 申請日: 2006-02-13
• 公開（公告）號: CN101137967A
• 公開（公告）日: 2008-03-05
• 發(fā)明（設計）人: L·克萊因;S·西丹耶拉達那;A·納韋;E·羅特姆;E·薩姆森;M·德爾
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 永新專利商標代理有限公司
• 代理人: 王英

技術領域

本發(fā)明的一個或多個實施例一般涉及功率管理。特別地，某些實施例涉及管理計算系統(tǒng)中的功率。

背景技術

由于具有更多晶體管和更高頻率的高級中央處理單元(CPU)的發(fā)展，計算機設計者和廠商常常面臨相應的功耗和能耗方面的增大。此外，同時，提供更快和更小的元件的制造技術導致增大的泄漏功率。特別是在移動計算環(huán)境中，增大的功耗會導致過熱，這會不利地影響性能，并且會極大地減少電池壽命。

因為電池一般具有有限的容量，超過需要地運行移動計算系統(tǒng)的處理器可以比預想更快地消耗容量。因此，當沒有要執(zhí)行的指令時，一些現(xiàn)代的移動計算系統(tǒng)試圖通過將處理器置于各種低功率/空閑狀態(tài)來節(jié)省功率。隨著低功率狀態(tài)變得越來越深，處理器內(nèi)的更多功能常常丟失。例如，一種超低功率狀態(tài)包括將內(nèi)核電壓減小到非常低，以使得會擔心丟失處理器的內(nèi)部高速緩存中的數(shù)據(jù)。因此，當處理器處于該狀態(tài)時，處理器的內(nèi)部高速緩存可以被清除到系統(tǒng)存儲器，并且可以忽略和/或禁止到高速緩存的監(jiān)聽(snoop)。雖然使用這種深度的低功率狀態(tài)可以極大地節(jié)省功率，但是，各種控制器和系統(tǒng)存儲器之間的數(shù)據(jù)傳輸一般需要監(jiān)聽處理器內(nèi)部高速緩存。因此，常常會比所預想的更多地強制處理器退出低功率狀態(tài)。

附圖說明

通過閱讀下列說明書和附加的權利要求，并且通過參考下列附圖，對于本領域技術人員來講，本發(fā)明的實施例的各種優(yōu)點將變得顯而易見，其中：

圖1是根據(jù)本發(fā)明一實施例的裝置的例子的框圖；

圖2是根據(jù)本發(fā)明一實施例的系統(tǒng)的例子的框圖；以及

圖3是根據(jù)本發(fā)明一實施例的功率調(diào)節(jié)的方法的例子的流程圖。

具體實施方式

在下列說明中，為了說明，闡述了許多具體細節(jié)以便徹底理解本發(fā)明的實施例。然而，對于本領域技術人員來講，顯然，可以在沒有這些具體細節(jié)的情況下實踐本發(fā)明的實施例。在其它的情況中，沒有描述具體的裝置結構和方法，以便不使本發(fā)明的實施例不清楚。下列說明和附圖是對本發(fā)明的實施例的說明，不應解釋為限制本發(fā)明的實施例。

圖1顯示了一種設備，其具有系統(tǒng)存儲器18、一個或多個外部控制器13、具有高速緩存20的處理器12以及具有一個或多個內(nèi)部控制器15的芯片組11。通常，芯片組11管理所述設備的各種元件之間的數(shù)據(jù)傳輸。處理器12能夠根據(jù)性能和/或功率管理的考慮，進入一個或多個活動的和/或空閑的狀態(tài)。在所說明的例子中，處理器12處于不可監(jiān)聽空閑狀態(tài)，并且雖然處理器12處于不可監(jiān)聽空閑狀態(tài)，但是芯片組11支持控制器13、15以及系統(tǒng)存儲器18之間的數(shù)據(jù)傳輸。不可監(jiān)聽空閑狀態(tài)可以使得處理器12實現(xiàn)減少的泄漏電流和功耗，其中，在這里使用術語“不可監(jiān)聽”來指一種狀態(tài)，其中，具有高速緩存的元件在該狀態(tài)不支持高速緩存一致性。高速緩存一致性實質上是一種用于管理系統(tǒng)的高速緩存的協(xié)議，以使得在數(shù)據(jù)從高速緩存?zhèn)鬏數(shù)侥繕舜鎯ζ髦安粊G失或重寫數(shù)據(jù)。在基于監(jiān)聽的高速緩存一致性系統(tǒng)中，總線上的所有高速緩存都可以具有一種監(jiān)視(或監(jiān)聽)所述總線的機制，以確定它們是否具有在總線上請求的數(shù)據(jù)塊的副本。在典型的環(huán)境下，芯片組11將代表處理器12監(jiān)視來往于系統(tǒng)存儲器18的所有數(shù)據(jù)傳輸。然而，當所說明的處理器12處于不可監(jiān)聽空閑狀態(tài)時，不會發(fā)生這種監(jiān)視。通過在處理器12處于不可監(jiān)聽空閑狀態(tài)時繼續(xù)進行控制器13、15和系統(tǒng)存儲器18之間的數(shù)據(jù)傳輸，芯片組11可以實現(xiàn)比常規(guī)方法中能夠實現(xiàn)的、更大的功率節(jié)約。

參照圖2，顯示了具有處理器12、系統(tǒng)存儲器18和芯片組11’的系統(tǒng)10，芯片組11’包括圖形存儲器控制器中心((G)MCH)15a、輸入/輸出控制器中心(ICH)15b以及圖形控制器15c。系統(tǒng)10可以是例如服務器、桌面?zhèn)€人電腦(PC)、筆記本式個人電腦、個人數(shù)字助理(PDA)、無線“智能”電話等等的計算系統(tǒng)的一部分。處理器12可以類似于Pentium???M處理器，其可以從位于California的Santa?Clara的英特爾公司獲得，并且顯示為具有內(nèi)部高速緩存20，例如一級(L1)、二級(L2)、追蹤、數(shù)據(jù)和/或指令高速緩存。在一個例子中，高速緩存20包括高速靜態(tài)RAM(SRAM)，而系統(tǒng)存儲器18包括較慢的動態(tài)隨機存取存儲器(DRAM)。系統(tǒng)存儲器18的DRAM模塊還可以并入單列直插存儲模塊(SIMM)，雙列直插存儲模塊(DIMM)，小型DIMM(SODIMM)等等。