[發(fā)明專利]處理器中的可再配置邏輯

無效

• 申請?zhí)枺?/td>: 200680006803.1
• 申請日: 2006-02-23
• 公開（公告）號: CN101133409A
• 公開（公告）日: 2008-02-27
• 發(fā)明（設計）人: 雷蒙德·馬克·馬克尼爾
• 申請（專利權）人: CLEAR－SPEED科技公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 深圳創(chuàng)友專利商標代理有限公司
• 代理人: 江耀純

技術領域

本發(fā)明涉及處理器(例如數(shù)據(jù)處理器)，其中與處理器的處理元件相關聯(lián)的邏輯功能適合于被再配置。

背景技術

在處理器領域中，存在可用的許多可再配置結構。這些結構包含純可再配置硬件，例如FPGA(現(xiàn)場可編程門陣列)、可再配置的ALU陣列(例如Elixent的“D-Fabrix”系統(tǒng))或“制造時間(fab-time)”可再配置處理器(例如由ARC和Tensilica制造的那些處理器)。還存在組合解決方案，例如包含標準CPU核心的FPGA或包含某種可再配置邏輯的處理器。所有這些方法均具有許多優(yōu)點和缺點。

嘗試提供若干程度的可再配置性的現(xiàn)有技術處理器可分為以下類型：

例如由ARC和Tensilica制造的那些處理器可在設計時間配置，其中用戶選擇各種參數(shù)(例如寄存器數(shù)目)和選項(例如DSP指令)。這些處理器中的一些還可擴展，即，提供端口(或總線)以連接由特殊指令存取或控制的用戶定義的硬件。應注意，這些結構不是可再配置的。其僅可在創(chuàng)建硬件時配置一次。其不可接著再定向到另一應用程序。FPGA和例如Elixent的較高級可再配置結構是可再配置的，但需要硬件設計技術。軟件應用程序必須隨著硬件設計而再編碼。

現(xiàn)有的組合處理器與可再配置邏輯的結構多數(shù)將處理器與FPGA封裝在一起而不將FPGA完全集成到處理器結構中。一個例外是Stretch結構，其將可再配置的數(shù)據(jù)路徑添加到Tensilica處理器以提供指令集擴展。在此情況下，可再配置邏輯是高度并行的，以便在處理數(shù)據(jù)時提供高級性能。這增加了可配置邏輯塊的大小、功率消耗和配置復雜性。

所有這些技術基本上都是可經(jīng)配置以執(zhí)行不同功能的硬件解決方案。這意味著必須使用硬件設計方法、語言和工具來定義其功能。不僅軟件開發(fā)者不熟悉這些設計技術，而且這些設計技術也不容易與現(xiàn)有的軟件工具集成。可配置單元到處理器的耦合通常處于API層，其中程序編譯和FPGA配置具有完全獨立且極為不同的工具鏈。

發(fā)明內容

本發(fā)明以用簡單常規(guī)方式擴展現(xiàn)有結構的方式向現(xiàn)有處理器添加可再配置邏輯。這使得可再配置邏輯更容易由標準編程語言存取和使用。

因此本發(fā)明提供一種數(shù)據(jù)處理器，其包括處理元件陣列，所述陣列中的每一元件均包括各自的可再配置邏輯單元，借此可隨意地再配置每一處理元件的邏輯能力。

本發(fā)明以與例如算術邏輯單元(ALU)的現(xiàn)有功能單元完全相同的方式提供可配置邏輯與處理器的更緊密的集成。通過以SIMD方式在處理元件陣列上分布少量可配置邏輯，縮短了配置(和再配置)所花費的時間。可通過提供常用函數(shù)的庫來解決定義可配置邏輯的問題。而且，因為可再配置邏輯僅用于實施單一基本函數(shù)(指令或指令群組)且因為在處理元件結構中已定義數(shù)據(jù)來源和目的地，所以將所述功能定義為硬件的任務減少許多，且因此更經(jīng)得起由軟件自動完成。

可配置邏輯單元(CLU)的函數(shù)由用戶定義(或許通過庫)、或由編譯工具(通常為某個算法的內部循環(huán))自動定義。在任一方法中，都將新的指令引入到編譯程序以顯著加速頻繁使用的操作。

CLU向處理器的緊密集成及其到寄存器文件的標準化連接使得基于對C/C++應用程序源代碼的分析進行自動配置成為可能。可通過對應用程序軟件的已由用戶標記的計算密集部分進行編譯程序分析而將定制指令自動并入到處理器中。與基于ASIC和FPGA的解決方案相比，此定制指令的自動化實施有希望大大縮短應用程序開發(fā)時間。

重要的是了解，本發(fā)明并不依賴于本身已知的用于分析軟件(源代碼和目標代碼兩者)的技術和用于產(chǎn)生硬件(或者同樣的，用于配置可再配置邏輯的數(shù)據(jù))的技術。

本發(fā)明提供顯著的益處，例如較高的性能、單一處理器結構可經(jīng)優(yōu)化/定向以用于不同應用程序的事實，以及所述結構可保持簡單的編程模型的事實。

代替在處理器外部的單一較大的可再配置邏輯塊，我們的方法將少量可再配置邏輯(CLU)集成在陣列中的每個處理元件內。系統(tǒng)的性能來自于并行使用大量的這些PE(Processing?Element，處理元件)。