[發明專利]形成用于CMOS器件的自對準的雙氮化硅襯墊的方法

無效

• 申請號: 200680006657.2
• 申請日: 2006-02-21
• 公開（公告）號: CN101133481A
• 公開（公告）日: 2008-02-27
• 發明（設計）人: 托馬斯·W.·戴爾;楊海寧
• 申請（專利權）人: 國際商業機器公司
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 王以平

技術領域

本發明總體涉及半導體器件處理技術，更具體地，涉及用于通過形成自對準的雙氮化硅襯墊(liner)來改善CMOS器件性能的方法。

背景技術

相對于N型MOS器件，為了在P型MOS器件中提供不同的應力(stress)，已經引入了雙襯墊技術。例如，在CMOS器件的PFET上形成第一類型的氮化物襯墊，而在CMOS器件的NFET上形成第二類型的氮化物襯墊。更具體地，已經發現：向PFET溝道(channel)施加壓縮應力(compressive?stress)改善了其中的載流子遷移率，同時向NFET溝道施加拉伸應力(tensile?stress)改善了其中的載流子遷移率。因此，在PFET器件上按以實現壓縮應力的方式形成第一類型氮化物襯墊，而在NFET器件上按以實現拉伸應力的方式形成第二類型氮化物襯墊。

對于這種采用雙襯墊的CMOS器件，常規的方法是利用分開的光刻圖案化步驟(patterning?steps)形成兩種不同的氮化物。換句話說，例如，在PFET和NFET器件上均形成第一類型氮化物襯墊，并且在此之后圖案化并除去第一類型氮化物在NFET器件上的部分。在選擇性地形成氧化物層之后，在兩個區域上都形成第二類型氮化物襯墊，并且第二圖案化步驟接著被用于除去第二類型氮化物襯墊在PFET器件上的部分。不幸的是，由于與將光刻水平面(level)調整到先前的水平面相關的固有誤差，這兩個襯墊的形成可能會導致在兩者之間形成間隙。這又會使在下面的器件層曝露于可動離子退化(mobile?ion?degradation)。

另一方面，也可以按照一個襯墊與另一個襯墊重疊的方式形成這兩個襯墊。事實上，用于兩個分開的圖案化步驟中的中間掩模一般被設計為確保有重疊，以使得在兩種襯墊材料之間沒有間隙。但是，使某個區域具有重疊的氮化物襯墊產生了由于諸如可靠性和布局的無效率的問題引起的關于后續處理的其它問題。例如，用于后續形成接觸的反應離子刻蝕工藝可能不得不適應電路的某些區域中的單厚度襯墊，同時也要適應界面區域中的雙厚度(重疊)襯墊。另外，如果該重疊區域被排除在形成接觸之外，則在可用的布局區域和臨界尺寸(CD；critical?dimension)公差方面產生了限制。

因此，期望能夠實現按照不會導致不同襯墊類型之間的間隙和/或它們之間的重疊的自對準的方式形成雙襯墊的CMOS器件。

發明內容

上述現有技術中的缺點和不足，通過用于為CMOS器件形成自對準的雙氮化硅襯墊的方法加以克服或減輕。在示例性實施例中，該方法包括在第一極性類型器件和第二極性類型器件上形成第一類型氮化物層以及在第一類型氮化物層上形成形貌(topographic)層。圖案化并除去第一類型氮化物層和形貌層在第二極性類型器件上的部分。在第二極性類型器件上以及在形貌層在第一極性類型器件上的剩余部分上形成第二類型氮化物層，從而限定沿形貌層側壁的第二類型氮化物層材料的立柱(vertical?pillar)，第二類型氮化物層與第一類型氮化物層的側壁接觸。除去形貌層并且除去立柱。

在另一實施例中，形成用于半導體器件的自對準的雙材料襯墊的方法包括在襯底上形成第一類型層和在該第一類型層上形成形貌層。圖案化并除去第一類型層和形貌層在襯底的第一區域上的部分。在襯底的第一區域上以及在形貌層在襯底的第二區域上的剩余部分上形成第二類型層，從而限定沿形貌層的側壁的第一類型層材料的立柱。除去形貌層并且除去立柱。

附圖說明

參照示意圖，其中相同的要素在幾個附圖中以相同的數字表示：

圖1是適用于根據本發明的實施例的半導體襯底的截面圖，該半導體襯底具有形成于其上的一對互補金屬氧化物半導體(CMOS)器件；

圖2(a)～2(h)圖示了根據本發明的第一實施例的為CMOS器件形成自對準的雙氮化硅襯墊的示例性工藝流程圖；

圖3(a)～3(j)圖示了根據本發明的第二實施例的為CMOS器件形成自對準的雙氮化硅襯墊的示例性工藝流程圖；以及

圖4(a)～4(j)圖示了根據本發明的第三實施例的為CMOS器件形成自對準的雙氮化硅襯墊的示例性工藝流程圖。

具體實施方式