[發明專利]芯片尺寸封裝

有效

• 申請號: 200680006505.2
• 申請日: 2006-04-20
• 公開（公告）號: CN101288167A
• 公開（公告）日: 2008-10-15
• 發明（設計）人: M·施坦丁;R·J·克拉克
• 申請（專利權）人: 國際整流器公司
• 主分類號: H01L23/02
• 分類號: H01L23/02
• 代理公司: 北京潤平知識產權代理有限公司
• 代理人: 周建秋;王鳳桐

相關申請

本申請基于并要求于2005年4月20日提交的名為″SOLDER?MASKINSIDE?DIRECT?FET?CAN″的美國臨時專利申請No.60/673,160的優先權，其內容引用于此作為參考。

背景技術

本發明涉及功率半導體封裝以及生產功率半導體封裝的方法。

參考圖1-4，根據現有技術的封裝10包括傳導外殼12和功率半導體沖模14。外殼12典型地是利用諸如銅或基于銅的合金這樣的導電材料形成的，并且可涂有銀、金等等。沖模14可以是縱向傳導型功率半導體金屬氧化物半導體場效應管(MOSFET)，該功率半導體MOSFET的漏極16通過諸如焊錫或導電環氧樹脂(例如銀環氧樹脂)這樣的導電粘合劑18而電學地且機械地附著于外殼12的內表面上。沖模14的每一個源極20和柵極22(排列在與漏極相反的表面上)包括如圖4所示便于通過導電粘合劑(例如焊錫或導電環氧樹脂)而直接與電路板28的相應傳導墊24，26相連的可焊主體。值得注意的是，沖模14進一步包括局部地覆蓋源極20和柵極22的鈍化主體30，但是包括開口以可至少達到其可焊部分以進行電連接。還應該注意的是，封裝10中的傳導外殼12包括網膜部分13(與沖模14電學地且機械地連接)、環繞網膜部分13的壁15、以及從壁15伸出的兩個反向排列軌道32，每一個反向排列軌道32被配置為與電路板28上的相應傳導墊34相連。此外，應該注意的是沖模14與外殼12的壁13相間隔；也就是說，壁13環繞沖模14。因此，壕溝36位于沖模14與壁13之間。

在根據現有技術的封裝中，用戶對源極20和柵極22進行向下焊接。具體地說，用戶將焊錫施加到例如電路板的墊上，并且沖模的電極通過如此放置的焊錫而附著于墊上。

在U.S.6,624,522中公開了如上所述的封裝。

為了制造如上所述的封裝，將焊錫施加到沖模14的漏極16上，使沖模位于外殼12之內，并且使焊錫回流。或者，將焊錫施加到外殼12的網膜部分13的內表面上，使沖模14的漏極16位于焊錫上，并且使焊錫回流。在每一種情況下，只要使焊錫回流，則存在沖模14會從其所處的位置移走或者相對于其所處的方向而變得不重合的可能性。其結果是，會對最終產品的質量有不利的影響。

發明內容

在根據本發明的方法中，框架形成于傳導外殼的內部，所述傳導外殼不會由于液相焊錫而變濕。由此所形成的框架定義了沖模收納區。將焊膏塊放入沖模收納區與沖模的電極之間并使其回流。也就是說，可以使焊膏沉積在外殼的內部并且使沖模位于其上，或者沖模可以具有沉積在其上的并且位于外殼內部的焊膏。因為框架不會由于回流的焊錫(液相)而變濕，因此它包含在框架的邊緣之內。其結果是，可防止在回流處理期間沖模移動到外殼的內部。

在本發明的一個實施例中，框架是由阻焊材料制成的，所述阻焊材料優選為基于聚合物。如果這樣，則框架可通過模版或者按滴沉積而形成。

在本發明的另一實施例中，框架是由諸如氧化物這樣的鈍化材料制成的。如果這樣，在一個優選實施例中，則沖模收納區被覆蓋，并且未被覆蓋的區域通過例如氧化物這樣的液體焊錫而呈現鈍化并且未變濕。此后除去覆蓋以暴露出沖模收納區。

已注意到根據本發明所形成的框架提高了外殼中的沖模的放置準確度。此外，已注意到可有效地使沖模位于外殼之內的中心并且與外殼的側壁對準。

在另一實施例中，使具有高熱吸收特征的電介質材料沉積在外殼的外表面上。所述電介質材料可以是可按滴沉積到外殼的外表面上的聚合物。為了提高電介質的吸收能力，可對其著暗色或黑色顏料。

本發明的其它特征和優點可從以下參考附圖的對本發明的描述中得出。

附圖說明

圖1是根據現有技術的封裝的透視圖。

圖2是圖1的封裝的另一透視圖。

圖3是沿著圖2中的線3-3的圖1的封裝的剖視圖。

圖4給出了電路板上所裝配的圖1的封裝。

圖5給出了外殼內部的頂部平面圖。

圖6給出了根據本發明的在收納了框架之后的圖5的外殼。

圖7給出了在其沖模收納區中收納了焊膏塊之后的圖6的外殼。

圖8給出了在收納了沖模之后的圖7的外殼。

圖9給出了如圖6所示的外殼的透視圖。

圖10給出了在涂抹電介質之后的外殼的外部的透視圖。

具體實施方式