[發(fā)明專利]用于偏置相變存儲陣列以進行可靠寫入的結(jié)構(gòu)和方法

有效

• 申請?zhí)枺?/td>: 200680006301.9
• 申請日: 2006-01-11
• 公開（公告）號: CN101189679A
• 公開（公告）日: 2008-05-28
• 發(fā)明（設(shè)計）人: 羅伊·E·朔伊爾萊因
• 申請（專利權(quán)）人: 桑迪士克3D公司
• 主分類號: G11C5/14
• 分類號: G11C5/14
• 代理公司: 北京律盟知識產(chǎn)權(quán)代理有限責任公司
• 代理人: 劉國偉

相關(guān)申請案

本申請案涉及Herner等人于2004年5月26日申請的標題為“An?Improved?Methodfor?Making?High-Density?Nonvolatile?Memory”的第10/855,784號美國專利申請案；第10/855,784號美國專利申請案是Herner等人于2002年12月19日(因放棄)申請的標題為“An?Improved?Method?for?Making?High-Density?Nonvolatile?Memory”的第10/326,470號美國專利申請案及之后的′470申請案的接續(xù)申請案，后面二者均讓與本發(fā)明的受讓人，且以引用的方式全文并入本文中。

本申請案還涉及Scheuerlein等人的標題為“A?Non-Volatile?Memory?CellComprising?a?Dielectric?Layer?and?a?Phase?Change?Material?in?Series”的第11/040,255號美國專利申請案(代理檔案號MA-086-a-3)；頒與Scheuerlein的標題為“A?Non-VolatilePhase?Change?Memory?Cell?Having?a?Reduced?Thermal?Contact?Area”的第11/040,465號美國申請案(代理檔案號MA-133)；及頒與Scheuerlein的標題為“A?Write-OnceNonvolatile?Phase?Change?Memory?Array”的第11/040,256號美國申請案(代理檔案號MA-134)；所有這些申請案均與本申請案一起提出申請并以引用方式并入本文中。

技術(shù)領(lǐng)域

背景技術(shù)

本發(fā)明涉及編程和讀取包括串聯(lián)的電介質(zhì)及/或二極管和相變元件的非易失性存儲單元。

相變材料(例如硫?qū)倩?已用于非易失性存儲器中。這些材料可以兩個或多個穩(wěn)定狀態(tài)(通常為高電阻和低電阻狀態(tài))之一存在。在硫?qū)倩镏校唠娮锠顟B(tài)對應(yīng)于非晶態(tài)，而低電阻狀態(tài)對應(yīng)于更有序的晶態(tài)。通常通過熱方式來實現(xiàn)狀態(tài)之間的轉(zhuǎn)換。

集成電路存儲器通常是連接在位線與字線之間的大型存儲單元陣列。為了實現(xiàn)對陣列中存儲單元的可靠編程和讀取，所選進行編程或讀取的存儲單元必須與未選擇的存儲單元隔離。有時會發(fā)生以下情況：靠近所選擇單元的單元在寫入操作期間受到干擾，或與所選擇單元處于同一字線或位線上的單元在寫入操作期間可受到干擾。隨著工作電壓的降低、寫入速度的增加、存儲單元密度的增加、及陣列大小的增加，這一問題變得更加重要。

需要一些對存儲單元進行編程和再編程的經(jīng)改良的方法。必須使用低電流、并以確保在陣列中對存儲單元進行正確寫入和讀取的方式來對單元進行快速編程。在寫入和讀取存儲器時出現(xiàn)的一個問題是切換發(fā)生得極快，且有時在選擇下一字線或位線時最近選擇的字線或位線可能尚未恢復(fù)至其靜態(tài)電壓，且選擇一新字線或位線可引起將連接到先前所選擇的字線或位線的單元無意間受到編程(或讀取)。

發(fā)明內(nèi)容

本發(fā)明是由隨附權(quán)利要求書加以界定，且本節(jié)中的任何內(nèi)容均不應(yīng)視為對那些權(quán)利要求項的限制。大體而言，本發(fā)明涉及對非易失性存儲單元陣列編程的方法，每一非易失性存儲單元包括與二極管串聯(lián)的相變元件。本發(fā)明利用二極管的單向性質(zhì)，并施加會使通過未選擇的單元的泄漏電流最小化的偏置電壓。本發(fā)明較佳遵循較佳順序來偏置字線和位線，以減小編程或讀取未選擇單元的可能性。

附圖說明

圖1是兩態(tài)存儲元件(例如硫?qū)倩?的特性曲線。

圖2a和2b顯示圖1所示存儲元件的置位與復(fù)位狀態(tài)之間的移動。

圖3顯示現(xiàn)有技術(shù)的三維存儲單元。

圖4a顯示可用于本發(fā)明的三維存儲單元。

圖4b和4c顯示圖4a所示存儲單元的替代方案，其中窄頸使編程電流最小化。

圖5顯示包含圖4a所示存儲單元的陣列。

圖6顯示可用于本發(fā)明的存儲單元的電路圖和根據(jù)本發(fā)明施加的編程電平。

圖7顯示結(jié)合本發(fā)明施加的置位和復(fù)位脈沖。

圖8顯示用于向所選擇的單元施加所選擇的脈沖寬度和電流以將所述單元在高電阻狀態(tài)與低電阻狀態(tài)之間切換的電路。

圖8a顯示圖8所示驅(qū)動器電路74。

圖8b顯示圖8所示感測放大器76的詳圖。

圖9顯示圖6所示具有讀取電壓而非編程電壓的電路圖。