[發明專利]利用連續在線真空沉積工序平坦化導通孔的接觸區域的系統及方法

有效

• 申請號: 200680003398.8
• 申請日: 2006-01-26
• 公開（公告）號: CN101180714A
• 公開（公告）日: 2008-05-14
• 發明（設計）人: 托馬斯·P·布羅迪;約瑟夫·A·馬爾卡尼奧
• 申請（專利權）人: 阿德文泰克全球有限公司
• 主分類號: H01L21/4763
• 分類號: H01L21/4763
• 代理公司: 北京天昊聯合知識產權代理有限公司
• 代理人: 顧紅霞;張天舒

相關申請的交叉引用

本申請是2004年12月30日提交的名稱為“System?For?AndMethod?Of?Forming?Via?Holes?By?The?Use?Of?Selective?Plasma?EtchingIn?A?Continuous?Inline?Shadow?Mask?Deposition?Process(在連續在線陰影掩模沉積工序中利用選擇性等離子蝕刻形成過孔的系統及方法)”的美國專利申請No.11/026,365的部分繼續申請，該美國專利申請的內容以引用的方式并入本文；本申請還是2004年12月23日提交的名稱為“System?For?And?Method?Of?Forming?Via?Holes?ByMultiple?Deposition?Events?In?A?Continuous?Inline?Shadow?MaskDeposition?Process(在連續在線陰影掩模沉積工序中通過多個沉積過程形成過孔的系統及方法)”的美國專利申請No.11/020,907的部分繼續申請，該美國專利申請的內容也以引用的方式并入本文。

技術領域

本發明涉及在基板上形成電子元件的真空沉積工序，更具體地涉及在連續在線真空沉積工序中平坦化導通孔的接觸區域的方法。

背景技術

在諸如半導體器件等多層式電子器件中，為了連接兩個或更多個導電層，需要用導通孔(via)提供穿過非導電層(絕緣體或介電層)的導電路徑。導通孔是通過采用導電材料填充或內襯過孔(viahole)(或通孔)而形成的結構，導通孔用于將基板中的兩個或更多個導電層電連接。

在典型的微電路制造工序中通過如下方式形成導通孔，即：將阻蝕材料的圖案或模板放在將要形成導通孔的層上，然后將蝕刻介質施加到晶片上以去除未受阻蝕材料保護的區域。通過作為減成性濕化學工序的所謂光刻工序將稱為光阻劑的阻蝕材料圖案化。由于光刻為減成性工序，因此該工序非常適于在多層式電子器件的制造過程中形成過孔。多層式電子器件的制造工序包括多個沉積以及蝕刻步驟，以便于限定導體、絕緣體和導通孔的合適圖案。在多層式電子器件中制造導通孔的示例性光刻處理步驟包括：在絕緣層上施加光阻劑；采用合適波長的光將光阻劑曝光，以限定其中的導通孔位置；顯影光阻劑，于是光阻劑留在除導通孔位置之外的任何位置；烘烤光阻劑；經由光阻劑中的過孔蝕刻絕緣層，于是蝕刻材料侵蝕絕緣層，而不侵蝕光阻劑或下面的導體；以及去除剩余光阻劑，這將絕緣層(過孔穿過其中)留在導電層的上面。可以看到，多層式電子器件的制造工序包括多個沉積以及蝕刻步驟，以便于限定導通孔。

因為采用光刻制造工序形成多層式電子器件所需的步驟數量較大，所以大批量制造所需的生產能力足夠的鑄造車間非常昂貴。此外，因為制造工序的性質，生產設備必須在一級或十級潔凈室中使用。另外，因為所需的設備數量以及每臺設備的尺寸較大，所以潔凈室必須相對較大。

作為選擇，氣相沉積陰影掩模工序眾所周知，并且已經用于微電子器件的制造。與光刻制造工序相比，氣相沉積陰影掩模工序的成本大大降低，并且制造工序更簡單。然而，與光刻制造工序相比，氣相沉積陰影掩模工序是在真空環境中進行的加成性工序。

與通過氣相沉積陰影掩模工序形成導通孔相關的問題在于，為了在絕緣層上面并且穿過過孔沉積導體層，從而使導體層與另一導體層接觸，要確保在沿著過孔壁沉積導電材料時不出現導電材料的非連續性，過孔深度與導體層厚度的比率存在限制。

例如，如圖1A所示，傳統的導通孔結構100包括：基板110，其具有位于上面的第一導體層112；絕緣層114，其包括位于第一導體層112上面的導通孔116；以及第二導體層118，其位于絕緣層114上面并且經由絕緣層114中的導通孔116與第一導體層112形成連接。

基板110由適合于多層式電子器件的任何普通的基板材料形成。這種材料的非限制性實例包括：陽極氧化鋁、柔性鋼箔、玻璃和塑料。第一導體層112和第二導體層118由用于在半導體制造中形成互連層的代表性金屬形成，例如但并不限于鋁、金、銅、鎳、鈦、金屬合金或金屬化合物。絕緣層114是由任何常用電路絕緣材料形成的非導電層，例如但并不限于氧化鋁(Al₂O₃)、五氧化二鉭(Ta₂O₅)。