[發明專利]制造雙柵極FET的方法

無效

• 申請號: 200680003375.7
• 申請日: 2006-01-23
• 公開（公告）號: CN101142686A
• 公開（公告）日: 2008-03-12
• 發明（設計）人: 韋伯·D·范諾爾特;弗朗西斯庫斯·P·威德斯霍芬;拉杜·芬爾代亞努
• 申請（專利權）人: NXP股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/786;H01L29/06;H01L29/49;H01L29/423;H01L29/165;H01L21/336
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 朱進桂

技術領域

本發明涉及一種制造雙柵極FET的方法。

背景技術

EP1091413公開了一種制造雙柵極CMOS?FET的方法，其中半導體襯底配備有利用傳統光刻和刻蝕形成的多個柱。減法氧化(subtractive?oxidation)工藝減小了柱的寬度，從而產生溝道段，所述溝道段由具有寬度的間隔側向分離，所述寬度比可以利用同時期的傳統光刻技術獲得的寬度小。將柵極結構形成于溝道段之間的間隔中，對所述柵極結構進行光刻構圖和刻蝕以產生所需形狀，并且形成源極區和漏極區，從而產生完全耗盡且完全反型的雙柵極CMOS?FET，所述雙柵極CMOS?FET具有多個垂直延伸的溝道段，以及具有多個定位于所述溝道段之間的多個垂直取向的柵極段的柵極結構。

在完全耗盡且完全反型的雙柵極CMOS?FET中，溝道段的寬度應該使得可以在溝道段中產生完全地耗盡區，而不會存在來自不利的短溝道效應的顯著影響。為了實現該效果，溝道段的寬度應該比可以利用同時代的光刻技術獲得的寬度小。根據現有技術的方法通過三個不同的傳統制作步驟實現了該效果：光刻步驟、反應離子刻蝕步驟、以及減法氧化步驟。然而，該方法難以減小溝道段的寬度，同時控制該寬度的再現性。換句話說，通過適應減法氧化步驟獲得的溝道段的較小寬度將引起該寬度的較大變化，例如在不同襯底之間。最終，溝道段寬度的變化將是不可接受的，并且達到了可以利用這種制作方法實現的該寬度的最小值。明顯的是，由于溝道段寬度的較大變化，使用現有技術的制作方法難以制作具有可接受再現性的、具有小于10nm寬度的溝道段。現有技術制作方法的另一個缺點是難以減小CMOS?FET器件面積，因為溝道段的間距僅由光刻來限定。因此，按比例縮小溝道段的間距以及因此減小器件面積是由光刻技術的限制確定的，所述間距在遞交本申請時是約100nm。

發明內容

本發明的一個目的是提出一種用于制造雙柵極FET的方法，所述方法能夠形成非常小的、可再現的溝道段或鰭(fin)，具有兩者均比利用光刻技術可以獲得的小的間距和寬度。根據本發明，該目的是通過提供用于制作如權利要求1所述的FET的方法來實現的。從屬權利要求限定了本發明的有利實施例。

該制作方法提供了一種具有由形成第二層的制作方法限定的寬度的鰭，所述方法無需應用光刻技術，允許按照可再現方式形成具有均勻的厚度的非常薄的共形層(例如幾個原子層)。現有技術的制作方法形成了依賴于光刻能力的溝道段或鰭，從而實現了比本發明方法更大的寬度、更差的均勻性和更差的再現性。本發明鰭的非常小的可再現寬度使得更易于實現鰭的完全耗盡和完全反型溝道行為。本發明提出了一種具有由形成第一層的制作方法確定的寬度的溝槽，所述方法還允許按照再現方式形成具有均勻厚度的非常薄的共形層(例如幾個原子層)。因為溝槽由光刻和減法氧化限定，現有技術中的間隔或溝槽具有更大的寬度、更差的均勻性和再現性，從而增加所述溝槽的寬度超過可以利用同時代的光刻獲得的尺寸。

本發明的另一個優點是溝槽和鰭較高的縱橫比，意味著溝槽的深度和鰭的高度遠大于溝道的寬度和鰭的寬度。利用本發明，可以實現溝槽和鰭或更大的縱橫比，因此具有至少是溝槽寬度和鰭寬度的十倍的溝槽深度和鰭高度。其中，FET的電流驅動是由鰭的個數以及鰭的高度來確定的。因此，本發明提出了一種FET，所述FET實現了較高的電流驅動，同時，器件面積比利用現有技術實現的面積小。

根據本發明制造FET的方法的另一個實施例包括：在形成第二層之后，形成至少一個多層結構，所述多層結構包括第一材料層和第二半導體材料層。其后去除第一和第二層的步驟還包括去除多層，以及選擇性去除第一材料的步驟還包括在第二半導體材料層之間形成至少兩個溝槽和與溝槽相鄰的至少兩個鰭。可以重復多層的形成，從而產生由溝槽分離的多個鰭。鰭的間距由制作方法來限定，所述制作方法形成了具有均勻厚度的可再現共形層，并且所述間距由第一和第二層厚度的總和來確定。因此，本發明中鰭的間距可以比利用現有技術制作方法獲得的間距小，所述方法導致由光刻技術限定的溝道段的間距。因為鰭的間距確定了總的FET器件面積，本發明的優點是可以實現具有相同電性能的較小FET器件面積，或者是可以針對相同的FET器件面積實現更高的電流驅動。

另外的實施例包括以下步驟：在選擇性去除第一材料之后，向第一和第二半導體材料提供摻雜劑原子。通過在形成絕緣層之前在鰭中提供摻雜劑原子，可以適當地改變鰭的導電性特征。