[實用新型]半導體元件

無效

• 申請號: 200620135588.2
• 申請日: 2006-10-16
• 公開（公告）號: CN200965875Y
• 公開（公告）日: 2007-10-24
• 發明（設計）人: 周輝星;王志堅
• 申請（專利權）人: 先進封裝技術私人有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485;H01L23/488
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

技術領域

本實用新型涉及一種半導體元件，且特別是涉及一種標準精準柵距(Fine-Pitch)的半導體元件。

背景技術

現代科技日新月異，各式電子產品不斷推陳出新。隨著電子產品的普遍應用于日常生活中，半導體元件需求量與日俱增。由于半導體元件走向輕薄化的設計，當半導體元件尺寸縮小時，I/O數不減反增，使得線路間距(Pitch)與線路寬度縮小化。為解決此一問題，目前業界發展出一種標準精準柵距(Fine?Pitch)技術。

請同時參照圖1～3。圖1～2繪示一種傳統的半導體元件900的側面示意圖，圖3繪示圖1及圖2的半導體元件900的俯視圖。半導體元件900為一種標準柵距的半導體元件。半導體元件900包括多個焊墊(pad)910及多個凸塊(bump)920。如圖1所示，焊墊910設置于半導體元件900的一有源表面900a上，并沿X軸的方向排列，且凸塊920為圓柱狀結構。在標準精準柵距技術中，焊墊910的間距G910已發展至50um，甚至35um以下。如圖3的俯視角度所示，凸塊920具有平行于有源表面900a的圓形截面。

圓柱狀的凸塊920直立式設置于焊墊910上。半導體元件900透過圓柱狀凸塊920，與一覆晶載板(一般使用PCB)的載板接觸點(圖上未示)作電連接后，并透過封膠等工藝形成一封裝結構。藉此，電信號可透過凸塊920相互傳輸于覆晶載板與半導體元件900之間。

然而，在半導體元件900組裝于覆晶載板的過程中，搬移或是對位等動作均容易造成圓柱狀的凸塊920折彎(如圖1最右邊凸塊及圖2所示)。使得半導體元件無法良好地組裝于覆晶載板，甚至形成短路現象，而影響封裝結構的電性功能。

上述不良的半導體元件900難以返工修復，必須以報廢處理。即使不良的半導體元件900可返工，亦必須花費昂貴的返工成本，相當地浪費。因此，目前在工藝上采用多道的不良品監測系統，以避免不良品流入下工藝，而造成更大的損失。然而，此舉亦必須造成工藝管理費用的增加。

因此，如何解決上述難以克服的問題，實為目前研發的一重要方向。

實用新型內容

依據本實用新型實施例的一觀點，在于提供一種半導體元件及其制造方法，其利用凸塊的第一徑長大于1.2倍的第二徑長，或者凸塊延伸的長度大于1.2倍的焊墊的寬度。使得半導體元件及其制造方法在標準精準柵距的間距限制下，仍可獲得相當良好的結構強度。因此具有“增加結構強度”、“提高產品成品率”及“降低制造成本”等優點。

根據本實用新型實施例的另一觀點，在于提出一種半導體元件。半導體元件具有一有源表面。半導體元件包括至少一最小徑長小于100微米的焊墊及至少一凸塊。連結構件設置于有源表面上。凸塊設于連結構件上，而已連結構件電性連結有源表面。凸塊包括一柱體部設置于連結構件上，及一頂部設置于柱體部的頂端。柱體部具有平行于有源表面的一第一徑長及一第二徑長。第一徑長大于1.2倍的第二徑長。且柱體部在一預設溫度下，不會熔化。而頂部由焊料所構成，在預設溫度下，會熔化。

根據本實用新型實施例的再一觀點，提出一種半導體元件。半導體元件具有一有源表面。半導體元件包括至少一最小徑長小于100微米的焊墊及至少一凸塊。焊墊設置于有源表面上。凸塊設于焊墊上。凸塊包括一柱體部設置于焊墊上，及一由焊料構成的頂部，設置于柱體部的頂端。凸塊至少自焊墊朝一方向延伸。延伸的方向平行于有源表面，且凸塊延伸的方向的長度大于1.2倍的凸塊的實質的寬度。

根據本實用新型實施例的又一觀點，在于提出一種半導體元件的制造方法。半導體元件包括一焊墊，焊墊設置于半導體元件的一有源表面上。半導體元件的制造方法至少包括以下步驟：(a)沉積一第一金屬材料層于焊墊及部分的有源表面的上方。而第一金屬材料層具有平行于有源表面的一第一徑長及一第二徑長，第一徑長大于1.2倍的第二徑長，且第一金屬材料層在一預設溫度，并不會熔化。(b)形成一第二金屬材料層于第一金屬材料層的上方，且第二金屬材料層在預設溫度下會熔化，同時第一金屬材料層及第二金屬材料層構成一凸塊的材料層。

為讓上述本實用新型通過實施例可揭示的可能優點，以及本實用新型其它優點能更清晰，下文特舉優選實施例，并配合附圖，作詳細說明如下。

附圖說明

圖1～2繪示一種傳統的半導體元件的側面示意圖；

圖3繪示圖1及圖2的半導體元件的俯視圖；

圖4～5繪示依照本實用新型第一實施例的半導體元件的側面示意圖；

圖6繪示圖4～5的半導體元件的俯視圖；