[實用新型]印刷電路板布線架構

無效

• 申請號: 200620016270.2
• 申請日: 2006-12-15
• 公開（公告）號: CN200990724Y
• 公開（公告）日: 2007-12-12
• 發明（設計）人: 朱佳昌
• 申請（專利權）人: 鴻富錦精密工業(深圳)有限公司
• 主分類號: H05K1/18
• 分類號: H05K1/18;H05K1/11;H05K1/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型是關于一種印刷電路板布線架構，尤指一種可節省布線空間且可放置不同電子元件的印刷電路板布線架構。

技術背景

為了適應具有不同引腳的BIOS芯片，通常在主板上設置多種不同的BIOS芯片封裝線路，如PLCC(Plastic?Leaded?Chip?Carrier)封裝線路、S0(smallout-line)封裝等線路，圖1是現有的主機板上的兩種不同的BIOS芯片封裝線路布線圖，如圖1所示的主板100包括一為PLCC封裝形式的第一封裝區域10及一為SO封裝形式的第二封裝區域40。所述第一封裝區域10包括一第一芯片安裝區域20及位于所述第一芯片安裝區域20四周的若干焊盤30，對應的BIOS芯片的引腳可焊接于焊盤30上。所述第二封裝區域40包括一第二芯片安裝區域50及位于所述第二芯片安裝區域50兩側的若干焊盤60，所述第二封裝區域40的面積小于所述第一芯片安裝區域20的面積。當BIOS芯片的封裝形式為PLCC封裝，該BIOS芯片被封裝到第一封裝區域10，第二封裝區域40保留；當BIOS芯片的封裝形式為SO封裝時，該BIOS芯片被封裝到第二封裝區域40，第一封裝區域10保留。

因主機板上的布線空間非常有限，若將上述第一封裝區域10和第二封裝區域40分別布局在主機板上的不同位置，則會減少主機板上的布線空間，影響主機板上其它元件的布線。

發明內容

鑒于以上內容，有必要提供一種可節省主板布線空間且可選擇性地放置不同電子元件的印刷電路板布線架構。

一種印刷電路板布線架構，其包括一具有較大面積的第一封裝區域和一具有較小面積的第二封裝區域，所述第一封裝區域和第二封裝區域用于擇一的封裝具有相同功能的元件，所述第二封裝區域設置于所述第一封裝區域之中。

相較于現有技術，所述印刷電路板布線架構在電路板上可將放置大元件的區域內同時合理布局小元件，可節省布線空間，且可放置不同的電子元件，滿足了不同客戶的需求。

附圖說明

下面參照附圖結合實施例對本實用新型作進一步的描述。

圖1是現有兩種集成芯片在主機板上的布局圖。

圖2是本實用新型印刷電路板布線架構較佳實施方式的布局圖。

具體實施方式

請參考圖2，其為本實用新型印刷電路板布線架構較佳實施方式的布局圖。一主機板200上設有一可安裝一較大尺寸的BIOS芯片的第一封裝區域80，所述第一封裝區域80包括一第一芯片安裝區域81和位于所述第一芯片安裝區域81四周的若干焊盤82，所述較大尺寸的BIOS芯片的引腳可對應焊接于所述第一芯片安裝區域81四周的若干焊盤82上，所述第一芯片安裝區域81內設有一可安裝一較小尺寸的BIOS芯片的第二封裝區域90，所述第二封裝區域90內設有一第二芯片安裝區域91及位于所述第二芯片安裝區域91兩側的若干焊盤92，所述較小尺寸的BIOS芯片的引腳可對應焊接于所述第二芯片安裝區域91四周的若干焊盤92上。

由于第一封裝區域80和第二封裝區域90都用來安裝BIOS芯片，在主機板200上當一種BIOS芯片安裝到一封裝區域內后，另一封裝區域并不會被采用，本實施例通過將所述具有較小面積的第二封裝區域90設置在所述具有較大面積的第一封裝區域80內，可避免在主機板200的其它位置設置所述第二封裝區域90。當安裝的是較大尺寸的BIOS芯片時，所述較大尺寸的BIOS芯片被封裝到所述第一封裝區域80上；當安裝的是較小尺寸的BIOS芯片時，所述較小尺寸的BIOS芯片被封裝到所述第二封裝區域90上。

上述印刷電路板布線架構也可應用于其他電路板上的其他功能的元件，若電路板上需要設置多個封裝區域以對應多種具有相同功能的同類元件，且僅需選擇這些封裝區域中的一個以安裝一個元件，當有的封裝區域面積較大且有的封裝區域面積較小時，可將面積較小的封裝區域設置于面積較大的封裝區域中，以節約電路板的布線空間。