[發(fā)明專利]芯片封裝結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 200610172835.0
• 申請日: 2006-12-30
• 公開（公告）號: CN101211884A
• 公開（公告）日: 2008-07-02
• 發(fā)明（設(shè)計）人: 潘玉堂;劉孟學(xué);周世文
• 申請（專利權(quán)）人: 南茂科技股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/31;H01L21/50;H01L21/60;H01L21/56
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司
• 代理人: 左一平

1.一種芯片封裝結(jié)構(gòu)，其特征在于包括：

一金屬層；

一薄膜線路層，配置于所述金屬層上，所述薄膜線路層包括：

一絕緣薄膜，配置于所述金屬層上；以及

一線路層，配置于所述絕緣薄膜上，其中所述線路層具有多條導(dǎo)電跡線；

一芯片，配置于所述金屬層的上方，其中所述芯片與所述導(dǎo)電跡線電性連接；

一引腳陣列，配置于所述芯片的外側(cè)，而所述引腳陣列具有多個的引腳，且至少部分所述引腳與所述導(dǎo)電跡線電性連接；以及

一膠體，至少包覆所述芯片、所述薄膜線路層、至少部分所述引腳與至少部分所述金屬層。

2.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于還包括多條第一焊線，其電性連接所述芯片與所述導(dǎo)電跡線。

3.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于還包括多個凸塊，其電性連接所述芯片與所述導(dǎo)電跡線。

4.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于還包括：

一絕緣粘著膠，配置于所述引腳與所述金屬層之間；以及

至少一第二焊線，電性連接所述導(dǎo)電跡線之一與所述引腳之一。

5.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于還包括一導(dǎo)電層，配置于所述引腳的一端與所述薄膜線路層之間，且至少部分所述引腳經(jīng)由所述導(dǎo)電層與所述導(dǎo)電跡線電性連接。

6.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述芯片配置于所述絕緣薄膜上。

7.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述線路層還具有一散熱材，且所述芯片配置于所述散熱材上。

8.如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其特征在于，所述薄膜線路層還包括至少一導(dǎo)熱孔道，貫穿所述絕緣薄膜，且所述導(dǎo)熱孔道連接所述散熱材與所述金屬層。

9.如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其特征在于，所述散熱材為散熱金屬或者是散熱膠。

10.如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述導(dǎo)電跡線由所述芯片的鄰近區(qū)域朝向遠(yuǎn)離芯片的方向放射延伸。

11.一種芯片封裝結(jié)構(gòu)的制造方法，其特征在于包括：

提供一金屬層與一薄膜線路層，其中所述薄膜線路層配置于所述金屬層上，而所述薄膜線路層包括一配置于所述金屬層上的絕緣薄膜與一配置于所述絕緣薄膜上的線路層，且所述線路層具有多條導(dǎo)電跡線；

將一芯片配置于所述金屬層的上方；

電性連接所述芯片與所述導(dǎo)電跡線；

在所述芯片的外側(cè)配置一引腳陣列，且所述引腳陣列具有多個引腳；

電性連接至少部分所述引腳與所述導(dǎo)電跡線；以及

形成一膠體，以至少包覆所述芯片、所述薄膜線路層、至少部分所述引腳與至少部分所述金屬層。

12.如權(quán)利要求11所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，電性連接所述芯片與所述導(dǎo)電跡線的步驟包括形成多條第一焊線，以連接所述芯片與所述導(dǎo)電跡線。

13.如權(quán)利要求11所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，電性連接所述芯片與所述導(dǎo)電跡線的步驟包括借由多個凸塊而連接所述芯片與所述導(dǎo)電跡線。

14.如權(quán)利要求11所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，在所述芯片的外側(cè)配置一引腳陣列的步驟為將所述引腳借由一絕緣粘著膠而粘著于所述金屬層上。

15.如權(quán)利要求14所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，電性連接至少部分所述引腳與所述導(dǎo)電跡線的步驟包括形成多條第二焊線，以連接至少部分所述引腳與所述導(dǎo)電跡線。

16.如權(quán)利要求11所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，電性連接至少部分所述引腳與所述導(dǎo)電跡線的步驟包括將所述引腳借由一導(dǎo)電層與所述導(dǎo)電跡線粘著。

17.如權(quán)利要求11所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，將所述芯片配置于所述金屬層的上方的步驟為將所述芯片配置于所述絕緣薄膜上。

18.如權(quán)利要求11所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，所述線路層還具有一散熱材，且將所述芯片配置于所述金屬層的上方的步驟為所述芯片配置于所述散熱材上。

19.如權(quán)利要求18所述的芯片封裝結(jié)構(gòu)的制造方法，其特征在于，所述薄膜線路層還包括至少一導(dǎo)熱孔道，貫穿所述絕緣薄膜，且所述導(dǎo)熱孔道連接所述散熱材與所述金屬層。