[發明專利]非易失性存儲器件及其操作和制造方法

無效

• 申請號: 200610171716.3
• 申請日: 2006-12-19
• 公開（公告）號: CN101060129A
• 公開（公告）日: 2007-10-24
• 發明（設計）人: 樸允童;李明宰;金東徹;安承彥
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/24
• 分類號: H01L27/24;H01L21/822;G11C16/02;G11C16/10
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

1.一種非易失性存儲器件，包括：

半導體襯底；

每者均形成于所述半導體襯底的表面上的多個電阻層，其存儲可變電阻狀態；

多個掩埋電極，其形成于位于所述多個電阻層之下的半導體襯底部分內，并分別連接至所述多個電阻層；

多個溝道區，其形成于所述半導體襯底的表面上，并使相鄰的所述電阻層相互連接，但不連接所述下部電極；

形成于所述半導體襯底的所述溝道區上的柵極絕緣層；以及

柵電極，其形成于所述柵極絕緣層上，并在所述多個電阻層之上延伸。

2.根據權利要求1所述的非易失性存儲器件，其中，所述第一和第二電阻層包括電阻狀態根據提供至所述第一和第二電阻層的兩端的電壓而變化的材料。

3.根據權利要求2所述的非易失性存儲器件，其中，所述第一和第二電阻層每者均由從下述集合中選出的至少一種材料構成：Nb₂O₅、摻雜了Cr的SrTiO₃、ZrOx、GST、NiO、ZnO、TiO₂和HfO。

4.根據權利要求1所述的非易失性存儲器件，其中，所述柵極絕緣層在所述多個電阻層之上延伸。

5.根據權利要求1所述的非易失性存儲器件，還包括：位于所述半導體襯底上的分別連接至所述多個掩埋電極的多條位線。

6.根據權利要求5所述的非易失性存儲器件，其中，所述多條位線沿不同于所述柵電極的方向延伸。

7.根據權利要求5所述的非易失性存儲器件，其中，所述多條位線形成于所述柵電極上，其間插置著層間絕緣層。

8.根據權利要求1所述的非易失性存儲器件，其中，通過在所述半導體襯底的部分內摻雜雜質形成所述多個掩埋電極。

9.根據權利要求8所述的非易失性存儲器件，其中，所述半導體襯底摻雜有第一導電類型的雜質，所述多個掩埋電極摻雜有第二導電類型的雜質。

10.根據權利要求1所述的非易失性存儲器件，其中，所述半導體襯底由金屬-絕緣體過渡材料形成，所述材料僅當提供高于閾值電壓的電壓時才具有導電性。

11.根據權利要求1所述的非易失性存儲器件，其中，所述多個掩埋電極包括金屬層或金屬硅化物層。

12.根據權利要求1所述的非易失性存儲器件的操作方法，包括：

向所述多個電阻層中的兩個電阻層進行寫入操作，以存儲數據；以及

進行閃速擦除，從而同時擦除存儲在所述多個電阻層中的預定數量的電阻層內的數據。

13.根據權利要求12所述的方法，其中，所述寫入包括：

向所述柵電極施加導通電壓；以及

向連接至所述兩個相鄰的電阻層的掩埋電極之間施加寫入電壓。

14.根據權利要求12所述的方法，其中，所述閃速擦除包括：

向所述柵電極施加導通電壓；以及

向連接至位于所述預定數量的電阻層的兩個邊緣處的兩個電阻層的掩埋電極之間施加擦除電壓。

15.一種制造非易失性存儲器件的方法，包括：

在半導體襯底的表面上界定多個溝道區；

在位于所述多個溝道區之間的所述半導體襯底內形成多個掩埋電極，并使其深于所述多個溝道區；

在所述多個掩埋電極上形成多個用于存儲可變電阻狀態的電阻層，并使其連接至所述多個溝道區的末端；

在所述半導體襯底的所述溝道區上形成柵極絕緣層；以及

在所述柵極絕緣層上形成柵電極，并使其在所述多個電阻層之上延伸。

16.根據權利要求15所述的方法，其中，所述的多個掩埋電極的形成包括：

形成掩模圖案，所述掩模圖案暴露位于所述多個溝道區之間的所述半導體襯底的部分；

蝕刻由所述掩模圖案暴露的所述半導體襯底的部分，以形成多個溝槽；以及

圍繞所述多個溝槽的底部形成多個導電層，并使其深于所述多個溝道區。

17.根據權利要求16所述的方法，其中，所述的多個導電層的形成包括：在圍繞所述多個溝槽的底部的所述半導體襯底部分的周圍摻雜雜質。