[發明專利]形成半導體器件的金屬線的方法無效
| 申請號: | 200610166775.1 | 申請日: | 2006-12-14 |
| 公開(公告)號: | CN101154624A | 公開(公告)日: | 2008-04-02 |
| 發明(設計)人: | 金正根;鄭哲謨;金恩洙;洪承希 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768 |
| 代理公司: | 北京市柳沈律師事務所 | 代理人: | 陶鳳波 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 形成 半導體器件 金屬線 方法 | ||
技術領域
本發明總體上涉及半導體器件,更具體而言,涉及一種形成半導體器件的金屬線的方法,該方法能夠通過省略阻擋金屬層形成工藝(barrier?metallayer?formation?process)而減小線電阻。
背景技術
在尺寸為70nm和60nm的器件中,如果通過通常的金屬鑲嵌結構來形成金屬線,則出現以下問題。
首先,隨著金屬線間距的減小,金屬線的電阻值顯著增大。這示于圖1的曲線圖中。
從圖1中可以看出,隨著器件的設計規則減小,電阻值和電容值顯著增大。
第二,如果通過單金屬鑲嵌結構來形成金屬線,則金屬線的電阻值由于被溝槽內的阻擋金屬層所占據的面積而增大,因而會出現問題。由于這一原因,所以已進行了通過減小阻擋金屬層的厚度來確保金屬線電阻值的嘗試。然而,阻擋金屬層厚度的減小已到達了60nm或更小的限度,如圖2所示。
第三,已進行了通過最小化高電阻率的鎢晶核產生靶(tungsten?nucleuscreation?target)從而改善金屬線的電阻特性的嘗試。然而,如圖2所示,鎢晶核產生的減小已到達了60nm或更小的限度。
第四,晶粒尺寸越大,鎢的電阻率越低。然而,鎢的晶粒尺寸依賴于溝槽的臨界尺寸(CD)。因此,晶粒尺寸由于溝槽的CD的減小而不可避免的減小。
第五,如果在絕緣層上沉積鎢,則由于附著問題而在絕緣層與鎢之間發生剝離現象。因此,已經將絕緣層與鎢之間的鈦(Ti)和氮化鈦(TiN)層用作粘合層(glue?layer)。然而,在TiN層上不能充分的產生鎢晶核。因此,晶粒生長較快,但晶粒尺寸減小,導致電阻率降低。
發明內容
本發明的實施例有關于一種形成半導體器件的金屬線的方法,該方法能夠通過省略阻擋金屬層形成工藝而減小線電阻。
在一個實施例中,一種形成半導體器件的金屬線的方法包括以下步驟:在半導體襯底上形成絕緣層和粘合層;去除一部分粘合層和絕緣層以形成溝槽;在包括溝槽和粘合層的半導體襯底之上形成金屬層;以及,執行拋光工藝直至露出絕緣層,由此形成金屬線。
附圖說明
圖1是示出電阻值和電容值的曲線圖,所述電阻值和電容值隨著器件設計規則的減小而增大;
圖2是示出電阻值和電容值的曲線圖,所述電阻值和電容值隨著阻擋金屬層和鎢晶核靶中每一個的厚度減小而減小;
圖3A至3E是示出根據本發明一實施例的形成半導體器件的金屬線的方法的截面圖;
圖4是示出根據本發明的低Rs?W(Low?Rs?W,LRW)方法的視圖;
圖5是示出應用本發明時的電阻值和電容值的曲線圖。
具體實施方式
以下參照附圖描述根據本發明的具體實施例。
圖3A至3E是示出根據本發明一實施例的形成半導體器件的金屬線的方法的截面圖。
參照圖3A,在半導體襯底100之上順序形成層間絕緣層102、第一絕緣層104和粘合層106,其中形成有比如單元柵極(cell?gate)、源極和漏極選擇晶體管柵極、以及源極和漏極的結構。
第一絕緣層104包括氧化物層,而粘合層106包括鈦(Ti)層和氮化鈦(TiN)層的疊層。粘合層106可以原位或者非原位形成。粘合層106的Ti層優選形成至10埃至200埃的厚度,粘合層106的TiN層優選形成至50埃至200埃的厚度。粘合層106用于防止后續鎢形成工藝中在第一絕緣層104與鎢之間的剝離現象。
在粘合層106上形成掩模圖案108。掩模圖案108具有其中氮氧化硅(SiON)層、非晶碳(a-Carbon)層、底部抗反射涂層(BARC)和光致抗蝕劑膜順序疊置的結構。粘合層106在形成掩模圖案108時用作蝕刻停止層,并在后續溝槽蝕刻工藝時用作硬掩模層。
參照圖3B,利用掩模圖案108作為掩模,順序蝕刻粘合層106和第一絕緣層104,以形成溝槽110(即單鑲嵌圖案)。去除掩模圖案108。
參照圖3C,在包括溝槽110的整個表面上形成第二絕緣層。第二絕緣層優選利用氧化物層或氮化物層形成至10埃至200埃的厚度。
在溝槽110的側面上進行第二絕緣層蝕刻工藝以形成間隔物112。在間隔物112的形成工藝中,去除溝槽110的頂角,由此防止了由于鎢形成工藝和清潔工藝(即后續工藝)而在溝槽110的入口部分處的懸垂(over-hang)。為了確保溝槽110之間的間隔寬度而在溝槽110的側面上形成間隔物112。在省略間隔物112形成工藝的情況下,優選進行射頻(RF)蝕刻清潔,以在后續鎢形成工藝之前去除溝槽110的頂角。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200610166775.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





