[發明專利]一種磁性材料邏輯電路及制作方法

有效

• 申請號: 200610165037.5
• 申請日: 2006-12-12
• 公開（公告）號: CN101202543A
• 公開（公告）日: 2008-06-18
• 發明（設計）人: 顧長志;徐鵬;夏柯;楊海方;李俊杰
• 申請（專利權）人: 中國科學院物理研究所
• 主分類號: H03K19/00
• 分類號: H03K19/00
• 代理公司: 北京泛華偉業知識產權代理有限公司
• 代理人: 高存秀

技術領域

本發明涉及一種磁性金屬納米結構的邏輯電路及其制作方法，特別涉及一種將點接觸結構應用于全磁性金屬納米結構的邏輯電路及制作方法。

背景技術

制作高集成度的邏輯電路一直是人們研究的焦點，特別是采用磁性金屬制作的邏輯電路，它利用磁性金屬中的磁矩方向的改變實現邏輯操作，而且由于金屬材料的高電導、低電阻的特點，可以實現小尺度高密度的電路集成，還能有效地降低系統的熱損耗。其中，電路結構的設計與制作是磁性金屬邏輯電路的基礎和關鍵。現有利用磁性金屬制作邏輯電路的方法主要有兩種。一種是直接運用薄膜生長技術沉積磁性金屬的納米薄膜，利用磁性金屬的磁電阻效應設計并制作電路，如對比文獻1“制作磁記錄閱讀器的沉積技術(Deposition?technology?for?thinfilm?magnetic?recording?heads?reader?fabrication)，載于《Thin?Solid?Films》，2000，Vol.377，705-711所公開”，該方法運用分子束外延系統沉積多層金屬納米薄膜，當通過的電流方向垂直于薄膜平面時，利用巨磁電阻效應引起的電阻變化實現邏輯功能。這種方法的優點是：直接、工藝簡單。但缺點也很明顯：首先是工序很長，因為這種技術需要沉積多層不同的金屬納米薄膜，利用不同磁性金屬磁電阻效應來實現邏輯或存儲功能，如附圖1所示，薄膜一般超過5層，從而需要很長的制作時間和許多道加工工序；其次這種方法對于薄膜質量的依賴度高，相鄰薄膜要求達到外延生長，一旦薄膜中出現缺陷，會嚴重影響器件功能的實現；另外，由于不同金屬的熱膨脹系數不同，多層薄膜會因為溫度的變化而產生內應力，內應力會引起薄膜的形變，從而影響到電路的穩定性。另一種方法是利用微納米加工工藝、結合磁控濺射或蒸鍍等金屬鍍膜技術，制作出金屬納米緊縮結構，并形成相應的邏輯電路。在這種方法中，磁性金屬的緊縮結構能夠釘扎磁疇的疇壁，由于疇壁兩側的自旋磁矩方向相反，可以對應邏輯信號中的“1”和“0”狀態，如對比文獻2“磁疇壁的邏輯電路(Magnetic?Domain-Wall?Logic)，載于《Science》2005，Vol.309，1688-1692所公開”。這種制作磁性金屬邏輯電路方法的優點是，避免了沉積多層薄膜。但缺點也很明顯，由于這種邏輯電路是用磁矩方向來定義邏輯信號的，所以這個電路需要外加磁場驅動，并且需要利用磁力顯微鏡或磁光克爾(MOKE)效應等光學方法來探測。一方面應用起來成本很高；另一方面不能同現有的CMOS電路制作技術兼容。因此，應用以上兩種方法制作磁性金屬納米結構的邏輯電路都存在很大的缺陷。

發明內容

本發明的目的在于：提供一種利用點接觸納米緊縮結構，它能夠釘扎住磁疇壁，而當磁疇壁被注入的電流推離點接觸位置時，能夠引起點接觸電阻變化，不同的電阻狀態可以對應邏輯信號中的“1”和“0”，從而實現磁性金屬納米結構的邏輯電路；還包括提供一種制作磁性金屬納米結構的邏輯電路的方法，該方法制作的高集成度、高速的納米邏輯電路能夠以電信號來驅動和檢測，實現了與現有CMOS電路工藝的兼容，可以廣泛應用于微納電子器件領域。

本發明的目的是這樣實現的：

本發明提供的磁性材料納米結構邏輯電路，包括一帶有絕緣層的襯底，在襯底上沉積磁性金屬層，利用磁性金屬層制作電路布線、輸入輸出信號的電極及引入工作電壓的電極；其特征在于，還包括在電路布線中設置磁性金屬納米點接觸結構和與之配合的參考電阻，所述的參考電阻用金屬納米線表述，并且磁性金屬納米點接觸結構與金屬納米線串聯之后，聯入恒壓電源兩端，由電源、磁性金屬納米點接觸結構和金屬納米線形成一個環路；金屬納米線，即參考電阻的大小與磁性金屬納米點接觸結構的低電阻態的電阻大小相同，金屬納米線的長度l和線寬d符合以下的公式：R＝ρl/td，其中ρ是所用磁性金屬的電阻率，t是沉積金屬薄膜的厚度，R是金屬點接觸結構在低電阻態時的電阻值。