[發明專利]半導體器件的金屬層結構有效
| 申請號: | 200610156443.5 | 申請日: | 2006-12-31 |
| 公開(公告)號: | CN101154648A | 公開(公告)日: | 2008-04-02 |
| 發明(設計)人: | 金鐘勛 | 申請(專利權)人: | 海力士半導體有限公司 |
| 主分類號: | H01L23/528 | 分類號: | H01L23/528 |
| 代理公司: | 北京集佳知識產權代理有限公司 | 代理人: | 楊生平;楊紅梅 |
| 地址: | 韓國京畿*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 金屬 結構 | ||
技術領域
本發明一般涉及用于半導體器件的金屬層結構,更具體涉及用于確保接觸塞和金屬層之間的對準容限的半導體器件的金屬層結構。
背景技術
在半導體器件中,金屬層形成為束,并且下金屬層與上金屬層利用接觸塞電連接。隨著器件集成度增大,金屬層之間的間隔變得越來越窄。同時,為了形成金屬層,形成用于金屬層的導電膜,并在其上涂覆光刻膠。隨后利用金屬掩模通過光刻工藝和顯影工藝使光刻膠圖案化,以限定將形成金屬層的區域。然后,利用光刻膠圖案作為蝕刻掩模來蝕刻用于金屬層的導電膜。結果,形成金屬層。
對于將連接至另一下金屬層的金屬層,必須進行與接觸塞的對準。然而,由于金屬層的寬度和金屬層間的間隔變得越來越窄,與接觸塞的對準容限下降,因而難以將金屬層和接觸塞精確對準。具體而言,在光刻膠的光刻工藝中,當掩模沒有精確對準,因而沒有精確限定用于形成金屬層的區域時,可能產生與接觸塞的對準錯誤。結果,金屬層與接觸塞之間的接觸面積減小從而增大其電阻,或者相互不接觸從而導致故障。此外,與待連接接觸塞的另一金屬層相鄰的一個金屬層連接至該接觸塞,會導致故障。
此外,現有的光刻設備限制了其覆蓋從而形成金屬層的能力,并且難以形成精確連接下接觸塞的金屬層。
在存儲器件的情況下,核心區域中形成的金屬層多于單元區域中形成的金屬層,因而重要的是確保其中的對準容限以及考慮到更小的圖案尺寸必須進一步提高對準容限。
圖1A和1B是示出現有半導體器件金屬層的圖。接觸塞11形成在其上形成下層結構(未示出)例如晶體管的襯底上。接著,在接觸塞11上形成用于金屬層的導電膜并在其上實施圖案化過程以形成金屬層12a-12c。此時,一些金屬層連接至接觸塞11。在此,一個重要的方面是接觸塞11與金屬層12a精確對準和必須形成預定間隔以使與金屬層12a相鄰的金屬層12b和12c不與接觸塞11連接。
然而,當金屬層間間隔非常狹窄從而在光刻過程中掩膜沒有精確對準的情況下,與待連接至接觸塞11的金屬層12a相鄰的金屬層12b和12c連接至接觸塞11,從而導致故障。此外,僅部分接觸塞11與金屬層12a連接,從而降低接觸面積,由此增加其電阻。
在此,可以提出一種加寬金屬層間間隔的方法來解決上述缺點;然而,這導致芯片尺寸增大,由此降低效率。此外,在接觸塞11的面積減小的情況下,變得難以與待連接至接觸塞11的金屬層12a對準,而且在接觸塞11的面積增大的情況下,金屬層間間隔不得不增大,這對集成度有不利影響。
發明內容
因此,本發明提供一種半導體器件的金屬層結構,其中可以通過形成鄰近金屬層中接觸的彎曲金屬層圖案來避免接觸層和金屬層之間的重疊,并且緊鄰接觸的間隔的容限寬度得到保持,隨后隨著與接觸的距離增加而逐漸減小,因而可以在保持整個芯片尺寸的同時確保覆蓋容限。
本發明提供一種半導體存儲器件的金屬層結構,包括:將連接至接觸塞的第一金屬層;和以第二間隔距離平行形成在第一金屬層周圍的多個第二金屬層,其中最接近第一金屬層的第二金屬的層間隔距離保持為第二間隔距離,其寬于圍繞接觸塞的第二金屬層的第一間隔距離,并且緊鄰第一金屬層的第二金屬層的間隔距離保持為第三間隔距離,其窄于第二間隔距離,并且相鄰的第二金屬層之間的間隔距離逐漸減小,并且對于離第一金屬層最遠的第二金屬層而言,所述間隔距離最終等于第一間隔距離。
優選具有對應于接觸塞周圍第一金屬層和接觸塞重疊長度1.2-2.0倍的長度的第二金屬層保持與第一金屬層的間隔距離,其寬于第一間隔距離。
相鄰的第二金屬層之間的間隔距離隨第二金屬層遠離第一金屬層而逐漸減少1nm-10nm。
優選存在至少8個第二金屬層,并且距離第一金屬層最近的第七個第二金屬層與第八個第二金屬層之間的間隔距離保持為第一間隔距離。
第一間隔距離優選為100nm,第二間隔距離優選為115nm。
優選形成第二金屬層以具有第一寬度,并且形成第二金屬層以在緊鄰第二金屬層的間隔距離變得更寬的區域上具有第二寬度,其窄于第一寬度。
第二金屬層的寬度優選減小1nm-10nm。第一寬度優選為100nm。
附圖說明
以下所包括的附圖提供對本發明的進一步理解并且被引入構成本說明書的一部分,以下附圖說明本發明的實施方案并與說明書一起用來解釋本發明的原理。在附圖中:
圖1A和1B是示出半導體器件的常規金屬層的圖;
圖2是示出根據本發明一個實施方案用于快閃存儲器件制造方法的設計圖;和
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于海力士半導體有限公司,未經海力士半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200610156443.5/2.html,轉載請聲明來源鉆瓜專利網。





