[發明專利]制造包括栓塞的半導體器件的方法

有效

• 申請號: 200610156430.8
• 申請日: 2006-12-31
• 公開（公告）號: CN101145541A
• 公開（公告）日: 2008-03-19
• 發明（設計）人: 韓基賢;南基元
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 楊生平;楊紅梅

相關申請的交叉引用

本發明要求享有在2006年9月11日提交的韓國專利申請No.10-2006-0087560的優先權，其全部內容通過引用并入本文。

技術領域

本發明涉及制造半導體器件的方法，更具體涉及制造增加接觸面積的接觸塞的方法。

背景技術

栓塞被形成來連接不同層上的金屬互聯線。鎢栓塞工藝已經被普遍用于形成栓塞。

在鎢栓塞工藝中，在接觸孔的內部形成鎢層，以形成鎢栓塞。然后實施利用干蝕刻法的回蝕刻過程，以使栓塞相互隔離。

圖1A和1B說明形成半導體器件的典型方法。如圖1A所示，在襯底11上形成層間絕緣層12。利用硬掩模圖案來蝕刻層間絕緣層12以形成接觸孔14。

如圖1B所示，移除硬掩模圖案13。在整個表面上形成鎢層，直到填充接觸孔14。然后，實施回蝕刻過程以形成鎢栓塞15。在鎢栓塞15上形成金屬層，然后使其圖案化以形成金屬線16。

由于半導體器件變得高度集成，因此接觸孔14的深度變得更深，因而形成深接觸孔。在形成鎢栓塞并蝕刻之后，還實施過蝕刻以實現整個晶片的蝕刻均勻性。

過蝕刻可在接觸孔14內部的鎢栓塞15上產生栓塞損失。附圖標記L1表示栓塞損失。栓塞損失L1在晶片的某些部分中可能很大。

圖2是說明當使用傳統方法時所觀測的栓塞損失的顯微圖。在鎢栓塞的頂表面上產生大量的栓塞損失。由于在鎢栓塞上形成包括鋁(Al)、銅(Cu)或鎢(w)的金屬層，因此栓塞損失可引起金屬線和鎢栓塞之間的接觸面積減少。結果，經常由于增加的電阻而導致電流損失。此外，鎢栓塞的頂表面比層間絕緣層的周圍表面更低。因此，如果后續過程的顆粒和各種污染物流入鎢塞溝隙中，則鎢栓塞可能與金屬線不連接。

發明內容

本發明的實施方案涉及制造能夠增加栓塞和金屬線之間接觸面積的半導體器件的方法。

根據本發明的一方面，提供一種制造半導體器件的方法，包括：在襯底上形成絕緣層；利用硬掩模圖案來蝕刻絕緣層以形成接觸孔；用導電層填充接觸孔；蝕刻導電層以在接觸孔中形成栓塞；移除殘留的硬掩模圖案以暴露出栓塞的上部并且使該上部突出在絕緣層上方；和在突出的栓塞上和在栓塞的上部周圍形成金屬線。

附圖說明

圖1A和1B示出制造半導體器件的典型方法。

圖2是示出當使用傳統方法時所觀測的栓塞損失的顯微圖。

圖3A～3F示出根據本發明實施方案制造半導體器件的方法。

具體實施方式

圖3A～3F示出根據本發明實施方案來制造半導體器件的方法。如圖3A所示，在已經形成有各種元件的襯底21上形成絕緣層22。襯底21可包括雜質結區(即源極/漏極區)或下金屬互聯線。絕緣層22包括基于氧化物的材料。具體地，絕緣層22包括基于二氧化硅(SiO₂)的層，例如硼磷硅酸鹽玻璃(BPSG)層。

在絕緣層22上形成硬掩模層23。硬掩模層23是犧牲層，其提供在光刻膠層中缺少的加工容限。更具體地，如果形成后續接觸孔，用于連接至位線的金屬互聯線，則接觸孔的深度深，即深度為約25000或更大。因此，在使用光刻膠層形成接觸孔的情況下，在形成接觸孔之前移除光刻膠層，這是因為光刻膠層沒有蝕刻選擇性。結果，可能不正確地形成接觸孔。

利用硬掩模層23來形成深接觸孔。如果絕緣層22包括基于氧化物的材料，則硬掩模層23包括選自下列物質中的一種：多晶硅、含大量硅的氮化物層和氮化硅。在硬掩模層23上形成光刻膠層，然后使其圖案化以形成接觸掩模24。

如圖3B所示，利用接觸掩模24作為蝕刻掩模來蝕刻硬掩模層23，以形成硬掩模圖案23A。硬掩模圖案23A的形狀類似于接觸掩模24。

利用接觸掩模24和硬掩模圖案23A作為蝕刻阻擋層來實施接觸蝕刻過程。蝕刻絕緣層22以形成暴露出襯底21表面的接觸孔25。圖案化絕緣層以附圖標記22A表示。可以在完全蝕刻接觸孔25以暴露出襯底21之前，移除接觸掩模24。但是，硬掩模圖案23A使得能夠連續形成接觸孔，直到襯底21被暴露。當用于本文時，術語“襯底”是指在絕緣層22下方的層或結構。因此，襯底可以是硅襯底或金屬層，例如互聯線。如果襯底21是金屬層，則接觸孔25是指通孔。