[發(fā)明專利]FPGA、FPGA配置、調(diào)試系統(tǒng)和方法

有效

• 申請?zhí)枺?/td>: 200610149473.3
• 申請日: 2006-11-21
• 公開（公告）號: CN101191819A
• 公開（公告）日: 2008-06-04
• 發(fā)明（設(shè)計(jì)）人: 李彧;楊雨東;林國輝;劉強(qiáng)
• 申請（專利權(quán)）人: 國際商業(yè)機(jī)器公司
• 主分類號: G01R31/3185
• 分類號: G01R31/3185;G01R31/317
• 代理公司: 北京市中咨律師事務(wù)所
• 代理人: 李崢;劉瑞東

技術(shù)領(lǐng)域

本發(fā)明涉及FPGA技術(shù)，更具體地說，涉及對FPGA進(jìn)行調(diào)試的技術(shù).

背景技術(shù)

FPGA是英文Field?Programmable?Gate?Array的縮寫，即現(xiàn)場可編程門陣列，它是在可編程陣列邏輯(Programmable?Array?Logic，PAL)、通用陣列邏輯(Generic?Array?Logic，GAL)、可擦除可編程邏輯器件(Erasable?Programmable?Logic?Device，EPLD)等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物.它是作為專用集成電路(Application?SpecificIntegrated?Circuit，ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。

FPGA采用了邏輯單元陣列LCA(Logic?Cell?Array)這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB(Configurable?Logic?Block)、輸出輸入模塊IOB(Input?Output?Block)和內(nèi)部連線(Interconnect)三個(gè)部分。FPGA的基本特點(diǎn)主要有：

1)采用FPGA設(shè)計(jì)ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片.

2)FPGA可做其它全定制或半定制ASIC電路的中試樣片.

3)FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳.

4)FPGA是ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一.

5)FPGA采用高速互補(bǔ)高性能金屬氧化物半導(dǎo)體(ComplementaryHigh-performance?Metal?Oxide?Semiconductor，CHMOS)工藝，功耗低，可以與互補(bǔ)金屬氧化物半導(dǎo)體(Complementary?Metal?OxideSemiconductor，CMOS)、晶體管-晶體管邏輯(transistor-transistor?logic，TTL)電平兼容.

可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一.

經(jīng)過了十幾年的發(fā)展，許多公司都開發(fā)出了多種可編程邏輯器件.比較典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列，它們開發(fā)較早，占用了較大的PLD市場.

FPGA是由存放在片內(nèi)隨機(jī)存取存儲器(Random?Access?Memory，RAM)中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對片內(nèi)的RAM進(jìn)行編程.用戶可以根據(jù)不同的配置模式，采用不同的編程方式。

加電時(shí)，F(xiàn)PGA芯片將可擦除可編程只讀存儲器(ErasableProgrammable?Read?Only?Memory，EPROM)中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進(jìn)入工作狀態(tài).掉電后，F(xiàn)PGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復(fù)使用.FPGA的編程無須專用的FPGA編程器，只須用通用的EPROM、PROM(Programmable?Read?OnlyMemory，可編程只讀存儲器)編程器即可.當(dāng)需要修改FPGA功能時(shí)，只需換一片EPROM即可.這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能.因此，F(xiàn)PGA的使用非常靈活.

FPGA有多種配置模式：并行主模式為一片F(xiàn)PGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片F(xiàn)PGA；串行模式可以采用串行PROM編程FPGA；外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對其編程.

FPGA的設(shè)計(jì)者通常在允許大規(guī)模制造FPGA用于商業(yè)用途之前對其進(jìn)行測試和調(diào)試。設(shè)計(jì)者希望檢測進(jìn)入和/或來自FPGA的信號，從而使設(shè)計(jì)者能夠識別并校正與FPGA相關(guān)的任何設(shè)計(jì)問題(例如，編程錯(cuò)誤)。

然而，隨著FPGA設(shè)計(jì)復(fù)雜性的增加，F(xiàn)PGA的調(diào)試成為數(shù)字系統(tǒng)設(shè)計(jì)者的巨大挑戰(zhàn).目前采用的調(diào)試方式包括采用邏輯分析器或基于JTAG(Joint?Test?Action?Group，聯(lián)合測試行動(dòng)小組)的軟件調(diào)試器來跟蹤FPGA內(nèi)的行為和信號.

采用邏輯分析器的方法通常需要將邏輯分析器連接到FPGA.設(shè)計(jì)者然后使用邏輯分析器來捕捉這些信號的采樣.然而，該方法需要將FPGA的內(nèi)部節(jié)點(diǎn)引接到一些物理I/O引腳，從而可以將邏輯分析器的探針連接到這些物理引腳，來進(jìn)行探測.盡管這是一個(gè)很有效的方法，但是它具有顯著的缺陷：