[發明專利]電容器裝置及其制造方法

無效

• 申請號: 200610147783.1
• 申請日: 2006-12-22
• 公開（公告）號: CN101207128A
• 公開（公告）日: 2008-06-25
• 發明（設計）人: 許允埈
• 申請（專利權）人: 上海宏力半導體制造有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 上海光華專利事務所
• 代理人: 余明偉

技術領域

本發明涉及一種電容器裝置及其制造方法，特別涉及一種使用高介電常數的材料作為介電材的電容器裝置及其制造方法。

背景技術

內存(DRAM)數組內的每個單元胞，是由一顆N型晶體管(NMOS)與一電容器組成。其中，晶體管負責該組DRAM單元胞的開關動作，而電容器則是用于儲存電荷，也就是用來儲存數據。因此，如果能夠在電容器內儲存更多的電荷，將使得數據判讀，不論是速度方面或準確性方面，都會得到提高，對電容器進行再補充的頻率也可大幅度的減少。

如何有效的增進荷電能力，成為技術開發上的主要目標，電容器的荷電量(Q)正比于電容(C)，而電容(C)的值則可以進一步的以下列方程式進行說明：

C＝[(k×ε×ε₀)/t]×A

其中ε為電容材料的介電常數，A為電容器用以儲存電荷的有效面積，t為電容介電層的使用厚度。

由上面的方程式可以得知欲增加電容的荷電能力，可以通過使用具高介電常數的介電材來實現，因此具高介電常數的鈦酸鋇鍶(Barium?Strontium?Titanate，BST)、五氧化二鉭(Tantalum?Pentoxide)等成為可選擇的較佳的介電材料。

請參閱圖1所示，它是目前使用BST作為介電材的電容器的剖視圖。此種電容器1通常采用導電材作為插塞12，并于導電材上形成一阻擋層14，以隔離在后續形成的下電極16與插塞12，再于下電極16上依次形成一材料為BST的介電層18與上電極(圖中未示)。

但這樣的結構，將產生兩個問題點，第一點：基于BST沉積與退火條件的最適合的情況下，將使得氧的反應物由BST介電層18的間隙壁擴散入阻擋層14與插塞12間，而導致氧化反應，請參閱圖2，擴散路徑為圖中箭頭表示；第二點：這樣工藝需要插塞12與下電極16良好的對準，否則將形成如圖3所示的情況，此時將造成部分儲存節點(插塞)暴露出，導致后續BST沉積時，易造成插塞氧化。

發明內容

本發明的主要目的在于，提供一種電容器裝置及其制造方法，其能夠適用于各種具有高介電常數的介電材料。

本發明的另一目的在于，提供一種電容器裝置及其制造方法，其能夠有效提高電容器的荷電能力，加速電容器運作的效能。

為達上述目的，本發明采用如下技術方案：

一種電容器裝置，包括：一其上具有數個插塞的半導體襯底；一位于半導體襯底上的第一內介電層；一位于第一內介電層上的氮化物層；一位于氮化物層上的第二內介電層；一貫穿第一內介電層、氮化物層與第二內金屬層且暴露出插塞的T字型溝槽；一位于T字型溝槽四周壁的擴散阻擋層；一位于T字型溝槽內的擴散阻擋層上的下電極層；一覆蓋于下電極層、擴散阻擋層與第二內介電層表面的介電層；以及一位于介電層上的上電極層。

一種電容器之工藝方法，其包括下列步驟：

提供一其上已形成有數個插塞的半導體襯底；在半導體襯底上沉積一第一內介電層、一氮化物層與一第二內介電層；對第一內介電層、一氮化物層與一第二內介電層蝕刻，以形成一T字型溝槽；在T字型溝槽內依次形成一擴散阻擋層與一下電極層；在半導體襯底上形成一介電層；以及在半導體襯底上沉積一上電極層。

綜上所述，本發明提供的電容器裝置及其制造方法，利用一T字型溝槽結構的方式，來形成電容器，將具高介電常數的介電層完全被下電極層所包覆，以有效的避免現有技術高介電常數的介電層因特定氧化參數所造成的含氧組成擴散進入插塞，造成插塞氧化等問題，而且，若發生像現有插塞與電容對準失誤時，本發明的插塞也不會與具高介電常數的介電層接觸，因此不會發生如現有對準失誤，造成插塞有氧分子擴散進入的問題。

以下結合附圖及實施例進一步說明本發明。

附圖說明

圖1為現有電容器裝置的示意圖。

圖2為現有電容器因氧的反應物由介電層間隙壁擴散入阻擋層與插塞間，而導致氧化反應的示意圖。

圖3為插塞與下電極對準失誤，造成部分儲存節點(插塞)暴露出，導致后續介電層沉積時，造成插塞氧化的示意圖。

圖4為本發明電容器裝置示意圖。

圖5至圖8為本發明各步驟構造剖視圖。

圖號對照說明

1電容器?????????26蝕刻終止層

12插塞??????????28第二內介電層

14阻擋層????????30?T字型溝槽

16下電極????????32擴散阻擋層

18介電層????????34下電極層

20半導體襯底????36介電層