[發明專利]SCR防靜電保護結構

有效

• 申請號: 200610147414.2
• 申請日: 2006-12-18
• 公開（公告）號: CN101207122A
• 公開（公告）日: 2008-06-25
• 發明（設計）人: 蘇慶
• 申請（專利權）人: 上海華虹NEC電子有限公司
• 主分類號: H01L27/04
• 分類號: H01L27/04;H01L23/60
• 代理公司: 上海浦一知識產權代理有限公司
• 代理人: 顧繼光

技術領域

本發明涉及一種半導體器件結構，尤其是一種SCR防靜電保護結構。

背景技術

靜電對于電子產品的傷害一直是不易解決的問題，當今流行的工藝技術是使用SCR(可控硅結構)作為ESD(靜電放電)保護器件，如圖1所示，現有的SCR防靜電保護結構，包括P型襯底6，在所述P型襯底6上包括有N阱注入區4和P阱注入區5；在所述N阱注入區4內包括有一個P型注入區8和一個N型注入區9以及隔開二者的一個場氧化層隔離區10；在所述P阱注入區5也包括有一個P型注入區2和一個N型注入區3，不過在二者之間有若干二極管單元7，每個二極管單元由P型注入區和N型注入區以及位于二者之間的場氧化層隔離區組成。ESD電荷注入端(圖中未示出)與所述N阱注入區4的P型注入區8和N型注入區9相連接。P阱注入區5中的P型注入區2，P阱注入區5中的N阱注入區3，N阱注入區4中的P型注入區8以及N型注入區9組成了P-N-P-N四層半導體結構。這也是導致金屬氧化層晶體管閂鎖效應問題的結構。在ESD的防護能力上，這種結構能在最小的布局面積下，提供最高的ESD防護能力。其開啟電壓相當于N阱注入區4與P阱注入區5的接面擊穿電壓。由于N阱注入具有較低的摻雜濃度，因此其擊穿電壓高達30-50V，具有如此高的擊穿電壓，使得其要保護的內部電路有可能早于其開啟就被ESD靜電電荷打壞。

這種防靜電保護器件的等效電路可參見圖2，包括有一個PNP管和一個NPN管，所述PNP管的發射極通過一個電阻接到該PNP管的基極，所述PNP管的集電極連接到所述NPN管的基極，所述PNP管的基極還連接到所述NPN管的集電極，所述NPN管的發射極通過另一個電阻連接到該NPN管的基極，所述NPN管的發射極經二極管串單元后接地，所述PNP管的發射極作為Anode陽極。當ESD發生時，泄放的靜電電荷會造成保護器件的兩個寄生三極管，即圖2中的PNP管和NPN管導通。如圖3所示，器件會產生Snapback(階躍恢復)的現象，當ESD發生時，泄放的靜電電荷會造成這兩個寄生三極管的開啟，其N阱的反向PN結發生擊穿，此時寄生三極管進行正向放大區，出現負阻效應，電流增大，電壓減小，見AB一段，B點為發生負阻效應的電壓最小值，在NPN管的發射基增加二極管串單元接地后，可以有效的提高B點電壓，使得發生Snapback現象后的維持電壓B點不至于低于正常工作時的VDD電壓，防止閂鎖效應發生。

但是，隨著ESD電荷的進一步增大，電壓又會隨著電流一起增大，見BC一段。C點為電流過大造成三極管熱損壞點。其中A點N阱反向PN結擊穿電壓高達30-50V，具有如此高的擊穿電壓，使得其要保護的內部電路有可能早于其開啟就被ESD靜電電荷打壞。

發明內容

本發明所要解決的技術問題是提供一種SCR防靜電保護結構，它可以降低觸發電壓，能夠在發生靜電放電時，寄生NPN管和PNP管能夠及時開啟，充分的對器件進行保護。

為解決上述技術問題，本發明SCR防靜電保護結構的技術方案是，它包括P型襯底，在所述P型襯底上包括有N阱注入區和P阱注入區；在所述N阱注入區內包括有一個P型注入區和一個N型注入區，所述N阱注入區內的P型注入區和N型注入區之間被一個場氧化層隔離區隔開；在所述P阱注入區也包括有一個P型注入區和一個N型注入區，所述P阱注入區的P型注入區和N型注入區之間有若干二極管單元，所述二極管單元由P型注入區和N型注入區以及位于二者之間的場氧化層隔離區組成，其中，在所述N阱注入區內的P型注入區與所述P阱注入區的N型注入區之間的場氧化層隔離區的上面設置有多晶硅，所述多晶硅連接有一個觸發電路。

本發明通過在傳統的可控硅結構的基礎上增加了多晶硅與氧化層隔離組成的觸發結構，有效的降低了可控硅的開啟電壓(圖3A點)，而不影響其保護能力。既保證不增加新的工藝條件，又使得用于ESD放電的寄生NPN管與PNP管更容易開啟，可以充分發揮其ESD能力。

附圖說明

下面結合附圖和實施例對本發明作進一步詳細的說明：

圖1為現有的SCR防靜電保護結構的示意圖；

圖2為現有的SCR防靜電保護結構的等效電路圖；

圖3為產生階躍恢復現象的電流-電壓曲線圖；

圖4為本發明SCR防靜電保護結構的示意圖；

圖5為本發明SCR防靜電保護結構的等效電路圖。

圖中附圖標記為，1.場氧化層隔離區；2.P型注入區；3.N型注入區；4.N阱注入區；5.P阱注入區；6.P型襯底；7.若干二極管單元；8.P型注入區；9.N型注入區；10.場氧化層隔離區；11.多晶硅。