[發明專利]指紋識別系統中實現圖像平滑處理的硬件電路

無效

• 申請號: 200610147261.1
• 申請日: 2006-12-14
• 公開（公告）號: CN101079100A
• 公開（公告）日: 2007-11-28
• 發明（設計）人: 王洪;陳文斌;崔建明;徐婷婷;賴宗聲
• 申請（專利權）人: 華東師范大學
• 主分類號: G06K9/00
• 分類號: G06K9/00
• 代理公司: 上海德昭知識產權代理有限公司
• 代理人: 程宗德

技術領域

本發明涉及指紋識別系統中實現圖像平滑處理的硬件電路，屬于指紋識別系統中圖像處理領域。圖像平滑處理的目的是降低指紋脊線與谷線間的灰度偏差和不同指紋圖像對比度不同帶來的影響。

背景技術

隨著指紋識別技術的發展，對指紋識別算法的要求越來越高，不僅要求較好的拒真率(FRR)和誤識率(FAR)，還要求有較高的速度。其中圖像平滑處理的結果對指紋特征點的提取有很大的影響。典型的嵌入式指紋識別系統是以指紋傳感器和處理器為核心構成。指紋傳感器采集指紋圖像，由處理器來實現指紋識別算法。指紋識別系統包括以下幾個部分：指紋圖像采集-＞圖像平滑處理-＞背景分離-＞建立方向圖-＞方向圖的平滑-＞Gabor濾波-＞提取特征點-＞特征點比對。在這些部分中，圖像平滑處理部分都是以軟件的形式存在，該部分的輸入為采集到的原始指紋圖像數據，該部分的輸出為經過圖像平滑處理后的圖像數據，為后續的處理過程做好準備。用軟件形式來實現圖像平滑處理，優點是移植性強；缺點是在相同的時鐘頻率下，軟件的處理速度較慢。而且，對外圍設備的控制，特別是對靜態隨機存儲器(SRAM)和閃存(FLASH)的控制，速度也較慢。若上述處理能用硬件來實現，相同的時鐘頻率下硬件的處理速度比用軟件的要快得多；而且由于對存儲器和閃存的控制由硬件完成，處理的速度要相對快很多。因此，如果采用現場可編程陣列(FPGA)實現指紋識別系統中的圖像平滑處理，則會明顯的提高指紋識別的速度；而且使用FPGA能使該部分也有很強的移植性，可方便地以硬件模塊的形式應用到任何嵌入式指紋識別系統中。圖像平滑處理部分是指紋識別系統中比較重要的一個部分。

發明內容

本發明的目的是推出指紋識別系統中實現圖像平滑處理的硬件電路，該電路可以顯著提高指紋識別系統中圖像平滑處理時的運算速度。

為實現上述目的，本發明采用以下技術方案。在指紋識別系統中，使用硬件電路快速完成圖像平滑處理的任務：從指紋圖像采集部分取得該部分采集的指紋圖像數據；按公式(其中k＝-1，1；h＝-1，1)處理該指紋圖像數據，得到新數據；將新數據存儲到存儲器中，供Gabor濾波部分使用。

現結合附圖詳細說明本發明的技術方案.一種指紋識別系統中實現圖像平滑處理的硬件電路，SRAM模塊是與所述的硬件電路聯用的外部電路，所述的硬件電路采用的所有模塊都能用中小規模的標準集成電路構建成功，其特征在于，該硬件電路由地址生成器模塊1、獲取所需數據模塊2、平均值計算器模塊3、SRAM地址仲裁器模塊4和圖像平滑控制器模塊5組成，地址生成器模塊1是含有四個輸入端：第一輸入端In1_1、第二輸入端In1_2、第三輸入端In1_3、第四輸入端In1_4，兩個輸出端：第一輸出端Out1_1、第二輸出端Out1_2，和能根據以下公式產生處理所需的四個數據地址的模塊，所述的公式為其中k＝-1或1，h＝-1或1，獲取所需數據模塊2是含有六個輸入端：第五輸入端In2_1、第六輸入端In2_2、第七輸入端In2_3、第八輸入端In2_4、第九輸入端In2_5、第十輸入端In2_6，七個輸出端：第三輸出端Out2_1、第四輸出端Out2_2、第五輸出端Out2_3、第六輸出端Out2_4、第七輸出端Out2_5、第八輸出端Out2_6、第九輸出端Out2_7，和能根據地址生成器模塊1產生的四個地址從存儲器中讀取所需數據的模塊，平均值計算器模塊3是含有七個輸入端：第十一輸入端In3_1、第十二輸入端In3_2、第十三輸入端In3_3、第十四輸入端In3_4、第十五輸入端In3_5、第十六輸入端In3_6、第十七輸入端In3_7，兩個輸出端：第十輸出端Out3_1、第十一輸出端Out3_2，和能取得獲取所需數據模塊2讀取的四個數據的平均值的模塊，SRAM地址仲裁器模塊4是含有三個輸入端：第十八輸入端In4_1、第十九輸入端In4_2、第二十輸入端In4_3，一個輸出端：第十二輸出端Out4_1，和能對獲取數據模塊2和圖像平滑控制器模塊5中的地址進行仲裁，將有效的地址數據存入存儲器的模塊，圖像平滑控制器模塊5是含有五個輸入端：第二十二輸入端In5_1、第二十三輸入端In5_2、第二十四輸入端In5_3、第二十五輸入端In5_4、第二十六輸入端In5_5，六個輸出端：第十三輸出端Out5_1、第十四輸出端Out5_2、第十五輸出端Out5_3、第十六輸出端Out5_4、第十七輸出端Out5_5、第十八輸出端Out5_6，和能對圖像平滑過程進行控制的模塊，所述的模塊與模塊之間的連接：全局時鐘信號端clk連接第一輸入端In1_1，全局復位信號端rst與第二輸入端In1_2連接，全局開始信號端start與第三輸入端In1_3連接，第四輸入端In1_4與第十六輸出端Out5_4連接，第一輸出端Out1_1與第七輸入端In2_3和第二十四輸入端In5_3連接，第二輸出端Out1_2與第八輸入端In2_4連接，全局時鐘信號端clk與第五輸入端In2_1連接，全局復位信號端rst與第六輸入端In2_2連接，第九輸入端In2_5與SRAM模塊的數據端連接，第十輸入端In2_6與SRAM模塊連接，第三輸出端Out2_1與第十八輸入端In4_1連接，第四輸出端Out2_2與第十三輸入端In3_3連接，第五輸出端Out2_3與第十四輸入端In3_4連接，第六輸出端Out2_4與第十五輸入端In3_5連接，第七輸出端Out2_5與第十六輸入端In3_6連接，第八輸出端Out2_6與第十七輸入端In3_7連接，第九輸出端Out2_7與SRAM模塊連接，全局時鐘信號端clk與第十一輸入端In3_1連接，全局復位信號端rst與第十二輸入端In3_2連接，第十輸出端Out3_1與第二十五輸入端In5_4連接，第十一輸出端Out3_2與第二十六輸入端In5_5連接，第十九輸入端In4_2與第十三輸出端Out5_1連接，第二十輸入端In4_3與第十七輸出端Out5_5連接，第十二輸出端Out4_1與SRAM模塊連接，全局時鐘信號端clk與第二十二輸入端In5_1連接，全局復位信號端rst與第二十三輸入端In5_2連接，第十四輸出端Out5_2與SRAM模塊連接，第十五輸出端Out5_3為全局輸出端finish_smooth，，第十八輸出Out5_6與SRAM模塊連接。