[發明專利]指紋識別系統中實現圖像平滑處理的硬件電路

無效

• 申請號: 200610147261.1
• 申請日: 2006-12-14
• 公開（公告）號: CN101079100A
• 公開（公告）日: 2007-11-28
• 發明（設計）人: 王洪;陳文斌;崔建明;徐婷婷;賴宗聲
• 申請（專利權）人: 華東師范大學
• 主分類號: G06K9/00
• 分類號: G06K9/00
• 代理公司: 上海德昭知識產權代理有限公司
• 代理人: 程宗德

1.一種指紋識別系統中實現圖像平滑處理的硬件電路，SRAM模塊是與所述的硬件電路聯用的外部電路，所述的硬件電路采用的所有模塊都能用中小規模的標準集成電路構建成功，其特征在于，該硬件電路由地址生成器模塊(1)、獲取所需數據模塊(2)、平均值計算器模塊(3)、SRAM地址仲裁器模塊(4)和圖像平滑控制器模塊(5)組成，地址生成器模塊(1)是含有四個輸入端：第一輸入端(In1_1)、第二輸入端(In1_2)、第三輸入端(In1_3)、第四輸入端(In1_4)，兩個輸出端：第一輸出端(Out1_1)、第二輸出端(Out1_2)，和能根據以下公式產生處理所需的四個數據地址的模塊，所述的公式為其中k＝-1或1，h＝-1或1，獲取所需數據模塊(2)是含有六個輸入端：第五輸入端(In2_1)、第六輸入端(In2_2)、第七輸入端(In2_3)、第八輸入端(In2_4)、第九輸入端(In2_5)、第十輸入端(In2_6)，七個輸出端：第三輸出端(Out2_1)、第四輸出端(Out2_2)、第五輸出端(Out2_3)、第六輸出端(Out2_4)、第七輸出端(Out2_5)、第八輸出端(Out2_6)、第九輸出端(Out2_7)，和能根據地址生成器模塊(1)產生的四個地址從存儲器中讀取所需數據的模塊，平均值計算器模塊(3)是含有七個輸入端：第十一輸入端(In3_1)、第十二輸入端(In3_2)、第十三輸入端(In3_3)、第十四輸入端(In3_4)、第十五輸入端(In3_5)、第十六輸入端(In3_6)、第十七輸入端(In3_7)，兩個輸出端：第十輸出端(Out3_1)、第十一輸出端(Out3_2)，和能取得獲取所需數據模塊(2)讀取的四個數據的平均值的模塊，SRAM地址仲裁器模塊(4)是含有三個輸入端：第十八輸入端(In4_1)、第十九輸入端(In4_2)、第二十輸入端(In4_3)，一個輸出端：第十二輸出端(Out4_1)，和能對獲取數據模塊(2)和圖像平滑控制器模塊(5)中的地址進行仲裁，將有效的地址數據存入存儲器的模塊，圖像平滑控制器模塊(5)是含有五個輸入端：第二十二輸入端(In5_1)、第二十三輸入端(In5_2)、第二十四輸入端(In5_3)、第二十五輸入端(In5_4)、第二十六輸入端(In5_5)，六個輸出端：第十三輸出端(Out5_1)、第十四輸出端(Out5_2)、第十五輸出端(Out5_3)、第十六輸出端(Out5_4)、第十七輸出端(Out5_5)、第十八輸出端(Out5_6)，和能對圖像平滑過程進行控制的模塊，所述的模塊與模塊之間的連接：全局時鐘信號端(clk)連接第一輸入端(In1_1)，全局復位信號端(rst)與第二輸入端(In1_2)連接，第十六輸出端(Out5_4)與第三輸入端(In1_3)連接，全局開始信號端(start)與第四輸入端(In1_4)連接，第一輸出端(Out1_1)與第七輸入端(In2_3)和第二十四輸入端(In5_3)連接，第二輸出端(Out1_2)與第八輸入端(In2_4)連接，全局時鐘信號端(clk)與第五輸入端(In2_1)連接，全局復位信號端(rst)與第六輸入端(In2_2)連接，第九輸入端(In2_5)與SRAM模塊的數據端連接，第十輸入端(In2_6)與SRAM模塊連接，第三輸出端(Out2_1)與第十八輸入端(In4_1)連接，第四輸出端(Out2_2)與第十三輸入端(In3_3)連接，第五輸出端(Out2_3)與第十四輸入端(In3_4)連接，第六輸出端(Out2_4)與第十五輸入端(In3_5)連接，第七輸出端(Out2_5)與第十六輸入端(In3_6)連接，第八輸出端(Out2_6)與第十七輸入端(In3_7)連接，第九輸出端(Out2_7)與SRAM模塊連接，全局時鐘信號端(clk)與第十一輸入端(In3_1)連接，全局復位信號端(rst)與第十二輸入端(In3_2)連接，第十輸出端(Out3_1)與第二十五輸入端(In5_4)連接，第十一輸出端(Out3_2)與第二十六輸入端(In5_5)連接，第十九輸入端(In4_2)與第十三輸出端(Out5_1)連接，第二十輸入端(In4_3)與第十七輸出端(Out5_5)連接，第十二輸出端(Out4_1)與SRAM模塊連接，全局時鐘信號端(clk)與第二十二輸入端(In5_1)連接，全局復位信號端(rst)與第二十三輸入端(In5_2)連接，第十四輸出端(Out5_2)與SRAM模塊連接，第十五輸出端(Out5_3)為全局輸出端(finish_smooth)，第十八輸出(Out5_6)與SRAM模塊連接.