[發明專利]缺陷存儲單元的篩選方法

有效

• 申請號: 200610143372.5
• 申請日: 2006-10-31
• 公開（公告）號: CN101174472A
• 公開（公告）日: 2008-05-07
• 發明（設計）人: 李明昭;羅棋;李家慶
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C29/00
• 分類號: G11C29/00
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 郭蔚

【技術領域】

本發明是有關于一種缺陷存儲單元的篩選方法，且特別是有關于一種利用第一次驗證存儲單元抹除失敗而抹除存儲區塊中所有存儲單元一次后隨即略過而進行下一個存儲單元的驗證的設計以及第二次驗證存儲單元抹除失敗而篩選存儲單元為缺陷存儲單元的設計的缺陷存儲單元的篩選方法。

【背景技術】

閃存具有不需電源即可保存數據的特性，而且具有抹除與寫入的功能，因此廣泛的應用于各種電子產品上。傳統的閃存可劃分成許多存儲區塊，每個存儲區塊具有許多存儲單元。每個存儲單元系用以記錄一個位的數據。存儲單元具有控制柵極、浮接柵極、源極與漏極。存儲單元的數據是以浮接柵極中所儲存的電子量多寡而定。

當浮接柵極中儲存高量的電子，此時門坎電壓較高，需要給予控制柵極一個較高的電壓，例如是大于6伏特，才能使此存儲單元的源極與漏極導通，一般定義此時存儲單元的數據為0且為程序化狀態。

當浮接柵極中儲存低量的電子，此時門坎電壓較低，只需要給予控制柵極一個較低的電壓，例如是小于4伏特，即可使此存儲單元的源極與漏極導通，一般定義此時存儲單元的數據為1且為抹除狀態。

閃存抹除數據后，需要進行驗證程序來保證數據被抹除的正確性。在進行抹除動作時是以整個存儲區塊為單位進行抹除，而驗證時通常以八、十六或三十二位(存儲單元)為單位作驗證(對應一地址)，在驗證所有存儲單元的數據是否為1的流程中，將會逐一驗證每一地址是否抹除成功。若所驗證的那一個地址抹除失敗時，則電性抹除該存儲區塊一次或多次，并停留在原驗證失敗的地址重復驗證及抹除，直到原本被驗證失敗的那一個地址被驗證為抹除成功才進行下一個地址的驗證步驟。

在傳統上一種篩除缺陷存儲單元的方法，即是應用上述抹除及驗證的程序，來篩除無法通過驗證的存儲單元，主要差異是篩除時的驗證條件較一般抹除時的驗證條件更嚴格，如圖1，為一存儲區塊被抹除后的門坎電壓分布圖，在抹除驗證時只要存儲單元的門坎電壓(Vt)小于EV時即通過驗證，在篩除驗證時施加更低的柵極電壓，使存儲單元的門坎電壓需小于MR(margin?read)才會通過驗證，不能通過驗證的存儲單元即為需篩除的缺陷存儲單元(slow?bit)。

然而，上述的驗證方式將會導致有些原本已被驗證為抹除成功的存儲單元，因為缺陷存儲單元遲遲未通過驗證而須不斷的連帶被抹除，而隨著上述抹除次數的增加，產生過度抹除(over?erase)現象，進而導致漏電流的產生。因此，造成存儲單元程序化的困難或待機狀態時漏電流的消耗，或在讀取其它已程序化的存儲單元時，將該存儲單元誤判為抹除狀態。

【發明內容】

有鑒于此，本發明的目的就是在提供一種缺陷存儲單元的篩選方法。其第一次驗證存儲單元抹除失敗而抹除存儲區塊中所有存儲單元一次后，隨即略過該地址而進行下一個地址的存儲單元驗證的設計，加上第二次驗證存儲單元抹除失敗而篩選存儲單元為缺陷存儲單元的設計，可以有效地且明確地篩選缺陷存儲單元。因此，進而降低存儲單元產生過度抹除(over?erase)的機率，并且防止存儲單元產生漏電流的現象。

根據本發明的目的，提出一種缺陷存儲單元的篩選方法，用于一內存上。內存可劃分成許多存儲區塊(sector)，每一存儲區塊具有N個存儲單元(cells)，N為大于1的正整數。N個存儲單元系為一第1～N個存儲單元。在此方法中，驗證第i個存儲單元是否抹除成功，i為小于或等于N的正整數。若第i個存儲單元抹除成功時，檢查第i個存儲單元是否為第N個存儲單元。若第i個存儲單元抹除失敗時，抹除存儲區塊的N個存儲單元一次，并檢查第i個存儲單元是否為第N個存儲單元。

若第i個存儲單元不是第N個存儲單元，驗證第i+1個存儲單元是否抹除成功。若第i個存儲單元是第N個存儲單元，表示正常存儲單元皆已抹除完成，對同一存儲區塊作第二次驗證以篩除缺陷存儲單元。驗證第j個存儲單元是否抹除成功，j為小于或等于N的正整數。

若第j個存儲單元抹除成功時，檢查第j個存儲單元是否為第N個存儲單元。若第j個存儲單元抹除失敗時，篩選第j個存儲單元為一缺陷存儲單元，并檢查第j個存儲單元是否為第N個存儲單元。

若第j個存儲單元不是第N個存儲單元，驗證第j+1個存儲單元是否抹除成功。若第j個存儲單元是第N個存儲單元，結束此方法。