[發明專利]半導體元件、互補金屬氧化物半導體元件及其形成方法

無效

• 申請號: 200610139919.4
• 申請日: 2006-09-26
• 公開（公告）號: CN101154594A
• 公開（公告）日: 2008-04-02
• 發明（設計）人: 洪國信
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/8238;H01L21/84;H01L29/78;H01L27/092;H01L27/12
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

技術領域

本發明涉及一種集成電路元件及其形成方法，且特別涉及一種半導體元件、互補金屬氧化物半導體元件及其形成方法。

背景技術

在集成電路元件的發展過程中，通過縮小元件的尺寸可達到高速操作和低耗電量的目的。然而，由于目前縮小元件尺寸的技術遭受到工藝技術瓶頸、成本昂貴等因素的限制，所以需發展其他不同于縮小元件的技術，以改善元件的驅動電流。

因此，有人提出在晶體管的通道區利用應變(strain)控制的方式，來克服元件縮小化的極限。目前一種利用應變控制方式增加元件效能的方法是，在晶體管元件上形成應力層，以使此元件的溝道區產生應變來改變硅(Si)晶格的間距，以增加電子或空穴的遷移率(mobility)，從而提高元件的驅動電流。而且，運用所謂的選擇性應變技術(selective?strain?scheme，SSS)可同時改善P型晶體管以及N型晶體管的驅動電流。選擇性應變技術就是，在N型晶體管上形成可用做接觸窗蝕刻終止層(contact?etching?stop?layer，CESL)的一層高受拉(tensile)的氮化硅層，以使其通道區產生張應變而提高電子的遷移率；而在P型晶體管上形成可當作CESL的一層高受壓(compression)的氮化硅層，以使其通道區產生壓應變而提高空穴的遷移率。

雖然，目前使用選擇性應力技術可提高P型及N型晶體管的驅動電流，但是技術上仍然存在有一些問題。舉例來說，在接觸窗開口蝕刻工藝的應力層蝕刻階段，為了確保不會有氮化硅殘留在接觸窗開口中，通常會進行過度蝕刻(over-etching)，而容易造成晶體管的間隙壁的損傷(damage)。此問題往往會使得元件的可靠度(reliability)降低，且會影響元件的驅動電流而降低元件效能(performance)的均一性(uniformity)。

為避免上述間隙壁損傷的問題，可在應力層形成前，形成覆蓋整個晶體管的襯層以保護間隙壁。然而，這種襯層卻會使P型晶體管因形成應力層而得到的驅動電流增益(I_on?gain)大為降低。

發明內容

本發明的目的就是在提供一種半導體元件的形成方法，能夠避免間隙壁產生損傷而導致元件可靠度與效能均一性不佳的問題，且可防止元件的驅動電流增益降低。

本發明的再一目的是提供一種半導體元件，能夠避免元件可靠度與效能均一性不佳的問題，且可防止元件的驅動電流增益降低。

本發明的又一目的是提供一種互補金屬氧化物半導體元件的形成方法，能夠避免元件可靠度與效能均一性不佳的問題，且可防止元件的驅動電流增益降低。

本發明的另一目的是提供一種互補金屬氧化物半導體元件，能夠避免元件可靠度與效能均一性不佳的問題，且可提高防止元件的驅動電流增益降低。

本發明提出一種半導體元件的形成方法，首先在基底上形成晶體管，此晶體管包括基底上的柵極結構、柵極結構側壁的間隙壁與柵極結構兩側的基底中的源/漏極區。接著，在基底上方形成襯層，其順應性地覆蓋住晶體管。之后，移除部分襯層，以在晶體管的間隙壁上形成襯層間隙壁。接著，在基底上方形成應力層，其覆蓋晶體管與襯層間隙壁。

依照本發明的實施例所述，上述的襯層間隙壁的材料例如是氮氧化硅、氧化硅、碳化硅或碳氧化硅。

依照本發明的實施例所述，上述的移除部分襯層的方法例如是進行蝕刻工藝。蝕刻工藝例如是濕法蝕刻、干法蝕刻或使用蒸氣所進行的蝕刻。

依照本發明的實施例所述，上述的應力層的材料例如是氮化硅或氧化硅。

依照本發明的實施例所述，可對應力層進行摻雜步驟或回火步驟，以調整應力層的應力值。

依照本發明的實施例所述，當上述的晶體管為P型晶體管時，則應力層為壓應力(compressive?stress)層。

依照本發明的實施例所述，當上述的晶體管為N型晶體管時，則應力層為張應力(tensile?stress)層。

本發明另提出一種半導體元件，此半導體元件包括基底、晶體管、襯層間隙壁以及應力層。晶體管配置在基底上，包括基底上的柵極結構、柵極結構側壁的間隙壁，以及柵極結構兩側基底中的源/漏極區。襯層間隙壁配置于晶體管的間隙壁上。應力層配置于晶體管與襯層間隙壁上。

依照本發明的實施例所述，上述的襯層間隙壁的材料例如是氮氧化硅、氧化硅、碳化硅或碳氧化硅。

依照本發明的實施例所述，上述的應力層的材料例如是氮化硅或氧化硅。

依照本發明的實施例所述，當上述的晶體管為P型晶體管時，則應力層為壓應力層。