[發(fā)明專利]半導(dǎo)體裝置及其制作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200610138069.6
• 申請(qǐng)日: 2006-11-07
• 公開(kāi)（公告）號(hào): CN101079443A
• 公開(kāi)（公告）日: 2007-11-28
• 發(fā)明（設(shè)計(jì)）人: 柯志欣;葛崇祜;陳宏瑋;李文欽
• 申請(qǐng)（專利權(quán)）人: 臺(tái)灣積體電路制造股份有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L21/336
• 代理公司: 北京林達(dá)劉知識(shí)產(chǎn)權(quán)代理事務(wù)所
• 代理人: 劉新宇

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于半導(dǎo)體裝置及其制作方法，特別是有關(guān)于一種具有應(yīng)力的溝道的金屬氧化物半導(dǎo)體裝置(metal-oxide-semiconductor；MOS)及其制作方法。

背景技術(shù)

超大規(guī)模集成(very?large?scale?integration；VLSI)電路的縮小化是持續(xù)努力的目標(biāo)。隨著集成電路尺寸持續(xù)的縮小，且操作的速度也持續(xù)的加快，因此，元件中驅(qū)動(dòng)電流的改善也變得更加重要。制作驅(qū)動(dòng)電流改善的各種方式之中，例如已知形成應(yīng)力的硅溝道，由此增加載流子的移動(dòng)性，以改善元件的驅(qū)動(dòng)電流。應(yīng)力也可稱作張力，可增加電子與空穴的移動(dòng)性。利用應(yīng)力的表面溝道可增加金屬氧化物半導(dǎo)體元件的效能。上述方式可在固定的柵極長(zhǎng)度且不需增加制作或設(shè)計(jì)元件的復(fù)雜度下，改善半導(dǎo)體元件的效能。

導(dǎo)入應(yīng)力的方式，也可以是通過(guò)在金屬氧化物半導(dǎo)體元件的上方，形成應(yīng)力的接觸孔蝕刻停止(contact?etch?stop；CES)層。當(dāng)沉積接觸孔蝕刻停止層時(shí)，因?yàn)樵诮佑|孔蝕刻停止層與其下方的沉積層之間不同的接合能量，因此，會(huì)產(chǎn)生一平面內(nèi)的應(yīng)力，以在包含接觸孔蝕刻停止層與下方的沉積層的復(fù)合層之間達(dá)到能量守恒。在溝道區(qū)域內(nèi)，會(huì)產(chǎn)生一應(yīng)力，以作為回應(yīng)上述所提供的應(yīng)力，因此可增加載流子移動(dòng)性。通過(guò)接觸孔蝕刻停止層中的內(nèi)含應(yīng)力與厚度可決定提供至溝道區(qū)域內(nèi)的應(yīng)力，且通常接觸孔蝕刻停止層之中的內(nèi)含應(yīng)力會(huì)隨著接觸孔蝕刻停止層的厚度增加而增加。

然而，較厚的接觸孔蝕刻停止層適合用來(lái)制作應(yīng)力設(shè)計(jì)，但太厚的接觸孔蝕刻停止層會(huì)引起例如填充層間介電層(inter-layer?dielectric)的間隙的后續(xù)制程的困難度。所以，上述的方式并不適合用在高密度的電路設(shè)計(jì)。因此，使用接觸孔蝕刻停止層改善提供的應(yīng)力的效能的制作方法已被揭露。美國(guó)專利(案號(hào)6,870,179)揭示一種在不需增加接觸蝕刻停止層的厚度下，以改善應(yīng)力的制作方法。如圖1所示，形成間隙壁120之后。在沿間隙壁的邊緣的半導(dǎo)體基底104上，進(jìn)行附加的凹槽化的步驟，以形成一凹槽106。接著，形成一應(yīng)力的接觸孔蝕刻停止層108。由于凹槽106，通過(guò)接觸孔蝕刻停止層108提供于溝道區(qū)域110之中的應(yīng)力會(huì)增加。

對(duì)大尺寸元件而言，利用上述的方式改善驅(qū)動(dòng)電流具有顯著的效果。然而，對(duì)小尺寸元件而言，特別是使用65nm及更小尺寸的技術(shù)制作的小尺寸元件，甚至是利用改善在溝道區(qū)域內(nèi)的載流子的移動(dòng)性，其小尺寸元件驅(qū)動(dòng)電流的改善并不顯著。可能的原因是，當(dāng)源/漏極區(qū)域114凹槽化時(shí)，在大體上十分狹窄的區(qū)域118引起電流擁擠的效應(yīng)，而降低元件的驅(qū)動(dòng)電流。電流擁擠效應(yīng)在具有淺接合(shallow?junction)的小尺寸元件特別嚴(yán)重。因此，會(huì)增加窄化的區(qū)域118導(dǎo)致漏電流的可能性。

因此，急需一種理想化提供應(yīng)力至溝道區(qū)域的制作方法，其中上述溝道區(qū)域已消除不利的擁擠電流效應(yīng)及漏電流，使得改善半導(dǎo)體元件的驅(qū)動(dòng)電流。

發(fā)明內(nèi)容

為解決現(xiàn)有技術(shù)中的上述問(wèn)題，本發(fā)明是提供一種金屬氧化物半導(dǎo)體(metal-oxide-semiconductor；MOS)裝置的結(jié)構(gòu)及其制作方法。在上述金屬氧化物半導(dǎo)體裝置的溝道之中具有一理想化的應(yīng)力。

根據(jù)本發(fā)明之一目的是提供一半導(dǎo)體結(jié)構(gòu)。上述半導(dǎo)體結(jié)構(gòu)包含一基底；一柵極，位于該基底上方；一非硅化區(qū)域，鄰接于該柵極，且設(shè)置于部分該基底上；一源/漏極區(qū)域，包含一凹槽，且該源/漏極區(qū)域位于基底內(nèi)。

上述半導(dǎo)體結(jié)構(gòu)更包含一硅化區(qū)域，位于該源/漏極區(qū)域上，其中該硅化區(qū)域具有一頂部表面，其包含一下部位，及介于該下部位與該非硅化區(qū)域之間的一上部位，該下部位的一頂部表面低于該上部位的一頂部表面一個(gè)階梯高度，其中該非硅化區(qū)域的寬度與該階梯高度的比例介于0.5～3之間。

本發(fā)明所述的半導(dǎo)體裝置，該非硅化區(qū)域的寬度與該階梯高度的比例范圍介于0.5～2之間。

本發(fā)明所述的半導(dǎo)體裝置，該階梯高度大于20納米。

本發(fā)明所述的半導(dǎo)體裝置，從各自的該非硅化區(qū)域的一邊緣至該源/漏極區(qū)域的一下部位具有一間隙距離，其中該非硅化區(qū)域的該邊緣相鄰于該上部位，且該階梯高度與該間隙距離的比例小于或等于3。

本發(fā)明所述的半導(dǎo)體裝置，該非硅化區(qū)域的寬度介于10納米～100納米之間。

本發(fā)明所述的半導(dǎo)體裝置，該源/漏極區(qū)域，包含一第一源/漏極延伸區(qū)域、較該第一源/漏極延伸區(qū)域更遠(yuǎn)離該柵極的一第二源/漏極延伸區(qū)域，及一第三源/漏極區(qū)域，且該第三源/漏極區(qū)域位于該第一源/漏極延伸區(qū)域與該第二源/漏極延伸區(qū)域下方。