[發明專利]自對準堆疊柵極及其制造方法

無效

• 申請號: 200610136602.5
• 申請日: 2006-10-31
• 公開（公告）號: CN101174560A
• 公開（公告）日: 2008-05-07
• 發明（設計）人: 張格滎;張骕遠
• 申請（專利權）人: 力晶半導體股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/336;H01L21/8247;H01L29/423;H01L29/788;H01L27/115
• 代理公司: 北京市柳沈律師事務所
• 代理人: 陶鳳波

技術領域

本發明涉及一種非揮發性存儲體的制造方法，尤指一種應用于非揮發性存儲體中自對準堆疊柵極的制造方法。

背景技術

在現今工業界中各式存儲體產品中，由于可編程的非揮發性存儲體(erasable?programmable?read-only?memory，EPROM)具有可進行多次數據的寫入、讀取及擦除等動作，且存入的數據在斷電后也不會消失的優點，因此已成為個人計算機和電子設備所廣泛采用的一種存儲體元件。

典型的可編程非揮發性存儲體以摻雜的多晶硅(polysilicon)制作浮動柵極(floating?gate，FG)與控制柵極(control?gate，CG)。而且浮動柵極與控制柵極間再以一柵極介電層相隔，而浮動柵極與襯底間以隧穿介電層(tunneldielectric?layer)相隔。當對此存儲體進行寫入/擦除(write/erase)數據動作時，通過于控制柵極與源極/漏極區施加偏壓，以使電荷注入浮動柵極或使電荷從浮動柵極移出。而在讀取存儲體中的數據時，則于控制柵極上施加一工作電壓，此時浮動柵極的啟始電壓(threshold?voltage)已因先前的寫入/擦除而改變，故可由此啟始電壓的差異判讀數據值。

然而在實際應用時，由于浮動柵極為一層連續的半導體層(多晶硅層)，因此注入浮動柵極的電荷會均勻分布于整個浮動柵極之中。對于此類的存儲體而言，一個存儲單元便只能儲存一位的數據，所以如何有效定義并縮短相鄰的多晶硅柵極的間距，以達到縮小芯片尺寸的目的遂成為一重要課題。而在半導體工藝中，自對準接觸(self-aligned?contact，SAC)工藝即可以有效地定義并縮短相鄰的多晶硅柵極的間距，以達到縮小芯片尺寸的目的。

圖1(A)-圖1(I)揭示一現有技術快閃存儲單元的堆疊柵極制造流程示意圖。該制造流程揭示于美國專利案號USP6,171,909號專利。如圖1(A)所示，首先提供一具有阱、源極/漏極(未揭示)的襯底100，該技藝為一熟知技藝，在此不再詳述。而在該襯底100上方進一步具有一第一介電層102、一導電層104與一氮化硅層106依序堆疊生成于其上。爾后，再形成一具定義圖案的光致抗蝕劑層110于該氮化硅層106上。其中該第一介電層102可通過氧化基層而形成厚度約60至120埃(angstroms)的氧化層。而該導電層104則可由摻雜多晶硅層而成；該氮化硅層106則可以沉積方式生成。

在圖1(B)中，透過該光致抗蝕劑層110以其為屏蔽對該氮化硅層106、該導電層104、該第一介電層102與該襯底100進行一非等向性蝕刻，直至該襯底100上形成一溝渠112。而該光致抗蝕劑層110則于非等向性蝕刻完成后移除。

圖1(C)中，于該溝渠112、第一介電層102與該導電層104的表面形成一襯墊氧化層(liner?oxide?layer)114，其中該襯墊氧化層114可通過熱氧化的方法形成。在熱氧化的工藝中，該溝渠112與該導電層104的表面被氧化形成薄氧化層，同時向外延伸并覆蓋住該第一介電層102的側壁。其間該氮化硅層并無襯墊氧化層的形成。

在圖1(D)中，于該襯底100上方再形成一氧化層116，其中該氧化層116的厚度足以覆蓋住該氮化硅層106。

圖1(E)中，以該氮化硅106作為基準終點，對該氧化層116進行一化學機械拋光(chemical-mechanical?polishing，CMP)工藝以達平坦化的目的。而殘留下的氧化層116與前述的襯墊氧化層114則構成一絕緣層118。

在圖1(F)中，蝕刻該絕緣層118直至暴露出該導電層104的上部。而該蝕刻可以干式蝕刻或濕式蝕刻進行。該絕緣層118由氧化硅所構成，以作為淺溝渠隔離(shallow?trench?isolation，STI)單元。

圖1(G)中，于該襯底100上再形成一導電材料層120，其中該導電材料層120可通過摻雜多晶硅制得。

圖1(H)中，非等向蝕刻該導電材料層120直至暴露出該氮化硅層106與該絕緣層118。于是在該蝕刻步驟后，一導電側壁層(conductive?spacer)120a形成于該導電層104與該氮化硅層106的側壁，而該導電側壁層120a與該導電層104則作為第一柵極導電層122。該氮化硅層106于形成該第一柵極導電層122后即為移除。