[發(fā)明專(zhuān)利]降低導(dǎo)電層與掩模層間應(yīng)力的方法以及制造柵極的方法

無(wú)效

• 申請(qǐng)?zhí)枺?/td>: 200610136061.6
• 申請(qǐng)日: 2006-10-20
• 公開(kāi)（公告）號(hào): CN101165859A
• 公開(kāi)（公告）日: 2008-04-23
• 發(fā)明（設(shè)計(jì)）人: 楊宗勛;吳孝哲;陳豐鈞;潘建勛
• 申請(qǐng)（專(zhuān)利權(quán)）人: 茂德科技股份有限公司
• 主分類(lèi)號(hào): H01L21/321
• 分類(lèi)號(hào): H01L21/321;H01L21/28;H01L21/336
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 陶鳳波

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體元件的制造方法；尤其，關(guān)于一種具降低導(dǎo)電層與掩模層間應(yīng)力的柵極的制造方法。

背景技術(shù)

隨著集成電路技術(shù)的進(jìn)步，電子元件尺寸講求短小輕薄，相對(duì)地使得電子元件的集成度必須提高，電路切換速度必須加快，而且電子元件耗電量亦必須隨之降低。其中，于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)中，藉由降低柵極電阻的手段，便可達(dá)到減少電阻及電容(RC)所造成的信號(hào)延遲的目的，提升電子元件的操作效能。

前述現(xiàn)有常見(jiàn)的柵極結(jié)構(gòu)中，包含柵極氧化層、導(dǎo)電層以及保護(hù)該導(dǎo)電層的掩模層。其中，為降低柵極電阻，柵極結(jié)構(gòu)的導(dǎo)電層通常包含一經(jīng)摻雜的多晶硅層，以及一金屬硅化物層或其它金屬層等。期藉由金屬(硅化物)層低電阻的特性，達(dá)到降低柵極電阻、提升元件效能的目的。另一方面，掩模層通常以氮化硅作為主要的材料，以于后續(xù)的相關(guān)工藝中(例如自對(duì)準(zhǔn)接觸窗蝕刻工藝)有效地保護(hù)導(dǎo)電層，并達(dá)到隔離柵極導(dǎo)電層的目的。

然而，進(jìn)行此柵極的相關(guān)工藝時(shí)，導(dǎo)電層與掩模層之間常有剝離(peeling)的現(xiàn)象發(fā)生，嚴(yán)重影響生產(chǎn)成品率。舉例而言，于現(xiàn)有雙通道同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(double?data?rate?synchronous?dynamic?random?access?memory，DDR?SDRAM)的工藝中，便可能因此而有百分之一以上，甚至百分之十以上的成品率損失。

目前已知的現(xiàn)有技術(shù)中已有數(shù)種減少前述導(dǎo)電層與掩模層間剝離現(xiàn)象的數(shù)種解決方案。例如：1.于沉積導(dǎo)電層之后，進(jìn)行750℃的快速熱退火(rapidthermal?annealing，RTA)；2.于沉積導(dǎo)電層之后，進(jìn)行800℃的快速熱退火(rapid?thermal?annealing，RTA)；3.于沉積導(dǎo)電層之后，通入氮?dú)獠⑦M(jìn)行800℃的退火；以及4.于形成掩模層前，先形成一層緩沖層于導(dǎo)電層之上。

前述數(shù)種可能的解決方案于工藝步驟及結(jié)果上仍多有不足。舉例而言，退火工藝雖能消除材料中累積的內(nèi)應(yīng)力，但因退火工藝對(duì)環(huán)境及襯底中的氧氣成分十分敏感，若未妥善控制，則易影響工藝的穩(wěn)定性和重復(fù)性，更增加了工藝的不便。

因此，為減少柵極中導(dǎo)電層與掩模層間的剝離狀況產(chǎn)生，業(yè)界亟須一種能符合上述要求、技術(shù)簡(jiǎn)便且能提高產(chǎn)品成品率的方法。

發(fā)明內(nèi)容

本發(fā)明的一目的，在于提供一種降低導(dǎo)電層與掩模層間的應(yīng)力的方法，包含于該導(dǎo)電層上方形成該掩模層之前，進(jìn)行一含氮?dú)怏w的等離子體處理以改質(zhì)導(dǎo)電層與掩模層接觸的表面。

本發(fā)明的又一目的，在于提供一種制造柵極的方法，此方法包含下列步驟：提供一襯底；以及于襯底上依序沉積一氧化層、一導(dǎo)電層、及一掩模層，以形成一柵極堆疊結(jié)構(gòu)。其中，于沉積掩模層之前，進(jìn)行一含氮的氣體的等離子體處理以改質(zhì)導(dǎo)電層表面。

在參閱附圖及隨后描述的實(shí)施方式后，本發(fā)明所屬技術(shù)領(lǐng)域具有通常知識(shí)者當(dāng)可輕易了解本發(fā)明的基本精神及其它發(fā)明目的，以及本發(fā)明所采用的技術(shù)手段與優(yōu)選實(shí)施例。

附圖說(shuō)明

圖1為應(yīng)用本發(fā)明實(shí)施例的流程圖；

圖2A為應(yīng)用本發(fā)明實(shí)施例的柵極結(jié)構(gòu)進(jìn)行導(dǎo)電層表面改質(zhì)處理的剖面圖；以及

圖2B為應(yīng)用本發(fā)明實(shí)施例的柵極結(jié)構(gòu)剖面圖。

附圖標(biāo)記說(shuō)明

201：襯底????????203：介電層

205：多晶硅層????207：導(dǎo)電層

209：掩模層??????213：柵極堆疊結(jié)構(gòu)

215：間隙壁

具體實(shí)施方式

鑒于現(xiàn)有技術(shù)未能針對(duì)柵極結(jié)構(gòu)中導(dǎo)電層與掩模層間的剝離現(xiàn)象提出有效的解決方案，本案發(fā)明人特研究分析該剝離狀況的可能成因。

經(jīng)研究發(fā)現(xiàn)，于一柵極結(jié)構(gòu)的具體實(shí)施例中，導(dǎo)電層材料包含硅化鎢，而掩模層的材料包含氮化硅，當(dāng)于該兩者相迭之后，掩模層對(duì)導(dǎo)電層產(chǎn)生不同壓力時(shí)，所產(chǎn)生剝離的情形亦不相同。例如，當(dāng)于接合處應(yīng)力為0百萬(wàn)帕斯卡(MPa)的應(yīng)力后，根據(jù)實(shí)際統(tǒng)計(jì)的結(jié)果，導(dǎo)電層與掩模層間產(chǎn)生剝離現(xiàn)象的數(shù)目較高；當(dāng)應(yīng)力降低為-100百萬(wàn)帕斯卡后，兩者間產(chǎn)生剝離的數(shù)目有降低的趨勢(shì)；若進(jìn)一步將應(yīng)力降低至-200百萬(wàn)帕斯卡后，則發(fā)現(xiàn)導(dǎo)電層與掩模層間產(chǎn)生的剝離數(shù)目明顯減少。此即，剝離現(xiàn)象隨著導(dǎo)電層與掩模層間的應(yīng)力的增加而趨于嚴(yán)重。換言之，剝離現(xiàn)象的成因可能來(lái)自導(dǎo)電層與掩模層間材料結(jié)構(gòu)的差異而產(chǎn)生應(yīng)力所致。

基于上述發(fā)現(xiàn)，本發(fā)明提供一種使導(dǎo)電層表面改質(zhì)的方法，以降低導(dǎo)電層與掩模層間的應(yīng)力，從而改善導(dǎo)電層與掩模層間的剝離問(wèn)題，提升柵極工藝的成品率。