[發(fā)明專利]芯片封裝體、芯片結(jié)構(gòu)及其制造方法

無效

• 申請?zhí)枺?/td>: 200610131787.0
• 申請日: 2006-10-12
• 公開（公告）號: CN101162704A
• 公開（公告）日: 2008-04-16
• 發(fā)明（設(shè)計）人: 林瑞昌;張大鵬
• 申請（專利權(quán)）人: 聯(lián)詠科技股份有限公司
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L21/60;H01L21/28;H01L27/02;H01L23/485;H01L23/488;H01L23/50
• 代理公司: 北京市柳沈律師事務(wù)所
• 代理人: 陶鳳波

1.一種芯片結(jié)構(gòu)的制造方法，其步驟包括：

提供晶片，其具有多個集成電路元件，每一該些集成電路元件具有多個接點；

于該些接點上形成多個凸塊；

于該些集成電路元件的表面上并且于兩相鄰的該些凸塊之間形成至少一間隙物，其中該間隙物的材料為介電材料，并且該間隙物的最大厚度小于或等于該些凸塊的厚度；以及

切割該晶片，以形成多個芯片結(jié)構(gòu)。

2.如權(quán)利要求1所述的芯片結(jié)構(gòu)的制造方法，還包括：

在形成該些凸塊之前，于該晶片上形成金屬層；以及

在形成該些凸塊之后并且在形成該些間隙物之前，對該金屬層進(jìn)行圖案化以形成多個球底金屬層，其中每一該些球底金屬層是位于與的相對應(yīng)的該凸塊與該接點之間。

3.如權(quán)利要求2所述的芯片結(jié)構(gòu)的制造方法，其中形成該些凸塊的方法是電鍍。

4.如權(quán)利要求1所述的芯片結(jié)構(gòu)的制造方法，其中形成該些間隙物的方法包括：

于該晶片上以及該些凸塊上形成一層介電層；

縮減該介電層的厚度，并且使該介電層的最大厚度小于或等于該些凸塊的厚度，以暴露出該些凸塊。

5.一種芯片結(jié)構(gòu)的制造方法，其步驟包括：

提供晶片，其具有多個集成電路元件，每一該些集成電路元件具有多個接點；

于該些集成電路元件的表面上并且于兩相鄰接點之間形成至少一間隙物，其中該些間隙物的材料為介電材料；

于該些集成電路元件的表面上形成多個凸塊，其中該間隙物位于兩相鄰的該些凸塊之間，并且該間隙物的最大厚度小于或等于該些凸塊的厚度；以及

切割該晶片，以形成多個芯片結(jié)構(gòu)。

6.如權(quán)利要求5所述的芯片結(jié)構(gòu)的制造方法，還包括：

在形成該些間隙物之后并且在形成該些凸塊之前，于該晶片上形成至少一金屬層；以及

在形成該些凸塊之后，對該金屬層進(jìn)行圖案化以形成多個球底金屬層，其中每一該些球底金屬層是位于與的相對應(yīng)的該凸塊與該接點之間。

7.如權(quán)利要求6所述的芯片結(jié)構(gòu)的制造方法，其中形成該些凸塊的方法是電鍍。

8.如權(quán)利要求5所述的芯片結(jié)構(gòu)的制造方法，其中形成該些間隙物的方法包括：

于該晶片上形成一層介電層；

圖案化該介電層，以形成該些間隙物。

9.一種芯片結(jié)構(gòu)，其包括：

集成電路元件，具有多個接點；

多個凸塊，位于該些接點上；以及

至少一間隙物，位于該些集成電路元件的表面上并且位于兩相鄰的該些凸塊之間，其中該間隙物的最大厚度小于或等于該些凸塊的厚度。

10.如權(quán)利要求9所述的芯片結(jié)構(gòu)，其中該些間隙物的材料為介電材料。

11.如權(quán)利要求9所述的芯片結(jié)構(gòu)，還包括多個球底金屬層，每一該些球底金屬層是位于與其相對應(yīng)的該凸塊與該接點之間。

12.一種芯片封裝體，其包括：

承載結(jié)構(gòu)，其包括；

基板；以及

線路層，位于該基板的表面上；

芯片結(jié)構(gòu)，配置于該承載結(jié)構(gòu)上，并且與該承載結(jié)構(gòu)電連接，其包括：

集成電路元件，具有多個接點；

多個凸塊，位于該些接點與該線路層之間，并且將該些接點分別電連接至該線路層；

至少一間隙物，位于該些集成電路元件的表面上并且位于兩相鄰的該些凸塊之間，其中該間隙物的最大厚度小于或等于該些凸塊的厚度；以及

底膠，填充于該芯片結(jié)構(gòu)與該承載結(jié)構(gòu)之間，并且將該些凸塊以及該些間隙物包覆于其內(nèi)。

13.如權(quán)利要求12所述的芯片封裝體，其中該些間隙物的材料為介電材料。

14.如權(quán)利要求12所述的芯片封裝體，其中該基板是可撓性基板。

15.如權(quán)利要求14所述的芯片封裝體，其中該基板是由多層可撓性介電層以及多層線路層交錯堆棧而成。

16.如權(quán)利要求14所述的芯片封裝體，其中該基板是單一一層可撓性介電層。

17.如權(quán)利要求12所述的芯片封裝體，其中該基板是玻璃基板。

18.如權(quán)利要求12所述的芯片封裝體，還包括多個球底金屬層，每一該些球底金屬層是位于與其相對應(yīng)的該凸塊與該接點之間。