[發明專利]高速可寫半導體存儲器裝置

有效

• 申請號: 200610131014.2
• 申請日: 2006-12-22
• 公開（公告）號: CN101060013A
• 公開（公告）日: 2007-10-24
• 發明（設計）人: 柴田昇
• 申請（專利權）人: 株式會社東芝
• 主分類號: G11C16/10
• 分類號: G11C16/10
• 代理公司: 北京市中咨律師事務所
• 代理人: 楊曉光;李崢

1.一種半導體存儲器裝置，其特征在于包括：

存儲單元陣列，具有字線和位線，并且其中多個串聯的存儲單元被設置為矩陣，為所述存儲單元中的每一個設定多個閾值電壓中的一個；

選擇晶體管，從所述字線中選擇；以及

控制電路，包括字線控制電路、位線控制電路和負電壓產生電路，根據輸入數據控制所述字線和位線以及襯底的電位，所述控制電路控制對所述存儲單元執行的數據寫入操作、數據讀出操作和數據擦除操作，

其中所述選擇晶體管形成于所述襯底上，并且對于讀出操作，將第一負電壓提供給所述襯底，將不小于所述第一負電壓的第一電壓提供給選擇的字線，并且將第二電壓提供給未選擇的字線。

2.根據權利要求1的裝置，其特征在于，所述控制電路的一部分形成于在P型的所述襯底中形成的N型阱區中以及在所述N型阱區中形成的P型阱區中。

3.根據權利要求1的裝置，其特征在于，所述控制電路包括：

泵浦電路，產生響應于時鐘信號的負電壓；

檢測電路，連接到所述泵浦電路的輸出端，所述檢測電路檢測來自所述泵浦電路的輸出電壓；

振蕩器，產生所述時鐘信號；以及

控制部分，向其提供來自所述檢測電路的輸出信號，所述控制部分根據來自所述檢測電路的所述輸出信號控制所述振蕩器。

4.根據權利要求1的裝置，其特征在于，所述存儲單元中的每一個存儲多個閾值電壓中的一個，并且所述多個閾值電壓中的一些是負值。

5.根據權利要求1的裝置，其特征在于，所述多個閾值電壓的中心部分是0V。

6.根據權利要求1的裝置，其特征在于，所述多個閾值電壓的中心部分是具有最小數據保持的閾值電壓。

7.一種半導體存儲器裝置，其特征在于包括：

存儲單元陣列，具有字線和位線，并且其中多個串聯的存儲單元被設置為矩陣，為所述存儲單元中的每一個設定多個閾值電壓中的一個；

選擇晶體管，從所述字線中選擇；以及

控制電路，包括字線控制電路、位線控制電路和負電壓產生電路，根據輸入數據控制所述字線和位線以及襯底的電位，以控制對所述存儲單元執行的數據寫入操作、數據讀出操作和數據擦除操作，

其中所述選擇晶體管形成于所述襯底上，并且對于寫入操作，將第二負電壓提供給所述襯底，并且將不小于所述第二負電壓的第三電壓提供給未選擇的字線的一部分。

8.根據權利要求7的裝置，其特征在于，所述控制電路向位于比寫入對象存儲單元更接近于源線的未選擇的字線提供所述第三電壓。

9.根據權利要求7的裝置，其特征在于，所述控制電路的一部分形成于在P型的所述襯底中形成的N型阱區中以及在所述N型阱區中形成的P型阱區中。

10.根據權利要求7的裝置，其特征在于，所述存儲單元中的每一個存儲多個閾值電壓中的一個，并且所述多個閾值電壓中的一些是負值。

11.一種半導體存儲器裝置，其特征在于包括：

存儲單元陣列，其中多個串聯的存儲單元被設置為矩陣，所述存儲單元連接到字線和位線，并且為所述存儲單元中的每一個設定多個閾值電壓中的一個；

選擇晶體管，從所述字線中選擇；以及

控制電路，包括字線控制電路、位線控制電路和負電壓產生電路，根據輸入數據控制所述字線和位線以及襯底的電位，以控制對所述存儲單元執行的數據寫入操作、數據讀出操作和數據擦除操作，

其中所述選擇晶體管形成于所述襯底上，并且對于擦除校驗讀出操作，將第三負電壓提供給所述襯底，并且將不小于所述第三負電壓的第四電壓提供給選擇的字線。

12.根據權利要求11的裝置，其特征在于，所述控制電路的一部分形成于在P型的所述襯底中形成的N型阱區中以及在所述N型阱區中形成的P型阱區中。

13.根據權利要求11的裝置，其特征在于，所述存儲單元中的每一個存儲多個閾值電壓中的一個，并且所述多個閾值電壓中的一些是負值。