[發明專利]高速可寫半導體存儲器裝置

有效

• 申請號: 200610131014.2
• 申請日: 2006-12-22
• 公開（公告）號: CN101060013A
• 公開（公告）日: 2007-10-24
• 發明（設計）人: 柴田昇
• 申請（專利權）人: 株式會社東芝
• 主分類號: G11C16/10
• 分類號: G11C16/10
• 代理公司: 北京市中咨律師事務所
• 代理人: 楊曉光;李崢

技術領域

本發明涉及一種使用例如電可擦除可編程只讀存儲器(簡寫為EEPROM)的與非(簡寫為NAND)型閃速存儲器，具體地說，涉及一種能夠將多值數據存儲在單個單元中的半導體存儲器裝置。

背景技術

NAND型閃速存儲器具有多個在列方向上設置并且串聯在一起的存儲單元，以便構成NAND單元，NAND單元中的每一個通過選擇柵連接到對應的位線。每一條位線連接到鎖存寫入數據和讀出數據的鎖存電路。所有或者半數在行方向上設置的多個單元被同時選擇。對同時選擇的所有或者半數單元同時執行寫入操作或者讀出操作。在行方向上設置的多個NAND單元構成塊。對每個塊執行擦除操作。該擦除操作將存儲單元的閾值電壓設定為負。寫入操作將電子注入到存儲單元中從而將閾值電壓設定為正(例如，參見日本專利申請KOKAI公開號2004-192789)。

在NAND單元中，多個存儲單元被串聯在一起。因此，在讀出操作期間，未選擇的單元需要被導通，以使得高于閾值電壓的電壓(Vread)被施加到未選擇單元的柵電極。因此，在寫入操作期間，為單元設定的閾值電壓必須不超過Vread。因此，在寫入序列中，對每一位重復執行編程(program)操作和編程校驗讀出操作以控制閾值分布，以便閾值電壓不超過Vread。

隨著近來存儲器容量的增加，已開發了在單個單元中存儲至少2位的多值存儲器。例如，在單個單元中存儲2位需要設定四個閾值分布，以使閾值電壓不超過Vread。因此需要控制閾值分布，以使它們窄于在單個單元中存儲1位和兩個閾值分布的情況。此外，在單個單元中存儲3或者4位需要設定8或者16個閾值分布。這又需要大幅度減小單個閾值電壓的分布寬度。這樣小的閾值電壓分布寬度需要編程操作和校驗操作的精確重復，這不利地也降低了寫入速度。因此，期望有一種能夠提高寫入速度的半導體存儲器裝置。

發明內容

根據本發明的第一方面，提供一種半導體存儲器裝置，其包括：存儲單元陣列，具有字線和位線，并且其中多個串聯的存儲單元被設置為矩陣，為所述存儲單元中的每一個設定多個閾值電壓中的一個；選擇晶體管，從所述字線中選擇；以及控制電路，包括字線控制電路、位線控制電路和負電壓產生電路，根據輸入數據控制所述字線和位線以及襯底的電位，所述控制電路控制對所述存儲單元執行的數據寫入操作、數據讀出操作和數據擦除操作，其中所述選擇晶體管形成在所述襯底上，并且對于讀出操作，將第一負電壓提供給所述襯底，將不小于所述第一負電壓的第一電壓提供給選擇的字線，并且將第二電壓提供給未選擇的字線。

根據本發明的第二方面，提供一種半導體存儲器裝置，其包括：存儲單元陣列，具有字線和位線，并且其中多個串聯的存儲單元被設置為矩陣，為所述存儲單元中的每一個設定多個閾值電壓中的一個；選擇晶體管，從所述字線中選擇；以及控制電路，包括字線控制電路、位線控制電路和負電壓產生電路，根據輸入數據控制所述字線和位線以及襯底的電位，以控制對所述存儲單元執行的數據寫入操作、數據讀出操作和數據擦除操作，其中所述選擇晶體管形成在所述襯底上，并且對于寫入操作，將第二負電壓提供給所述襯底，并且將不小于所述第二負電壓的第三電壓提供給一些未選擇的字線。

根據本發明的第三方面，提供一種半導體存儲器裝置，其包括：存儲單元陣列，其中多個串聯的存儲單元被設置為矩陣，所述存儲單元連接到字線和位線，并且為所述存儲單元中的每一個設定多個閾值電壓中的一個；選擇晶體管，從所述字線中選擇；以及控制電路，包括字線控制電路、位線控制電路和負電壓產生電路，根據輸入數據控制所述字線和位線以及襯底的電位，以控制對所述存儲單元執行的數據寫入操作、數據讀出操作和數據擦除操作，其中所述選擇晶體管形成在所述襯底上，并且對于擦除校驗讀出操作，將第三負電壓提供給所述襯底，并將不小于所述第三負電壓的第四電壓提供給選擇的字線。