[發明專利]使用分時結構的積分三角電路及其相關方法

無效

• 申請號: 200610127485.6
• 申請日: 2006-09-15
• 公開（公告）號: CN101145786A
• 公開（公告）日: 2008-03-19
• 發明（設計）人: 簡弘倫;高得畬
• 申請（專利權）人: 普誠科技股份有限公司
• 主分類號: H03M3/02
• 分類號: H03M3/02;H03M1/08;G06F17/10
• 代理公司: 北京市柳沈律師事務所
• 代理人: 王志森;黃小臨

1.一種使用分時結構的積分三角電路，包含有：

一系數產生單元，用來產生積分三角運算的系數；

一積分三角處理單元，用來根據該系數產生單元所產生的積分三角運算的系數，執行積分三角運算；以及

一存儲單元，用來存儲該積分三角處理單元的積分三角運算結果；

其中，該積分三角電路用來通過該系數產生單元、該積分三角處理單元及該存儲單元，執行多階的積分三角運算。

2.如權利要求1所述的積分三角電路，其中該系數產生單元還包含多個多路轉換器，其中每一個多路轉換器包含：

多個輸入端，用來接收多個系數；

一控制端，用來接收一狀態信號；以及

一輸出端，用來根據該狀態信號由該多個系數中選擇一系數輸出。

3.如權利要求1所述的積分三角電路，其中該積分三角處理單元包含：

一加法器，該加法器具有一第一輸入端、一第二輸入端及一輸出端，該第一輸入端用來接收一輸入信號，該第二輸入端用來接收一輸出信號，該加法器用來對該輸入信號及該輸出信號進行加法運算以產生一運算信號；以及

一積分器，具有一輸入端耦接于該加法器的該輸出端，用來接收該運算信號，及一輸出端耦接于該加法器的該第二輸入端，該積分器用來對該運算信號進行積分以產生該輸出信號。

4.如權利要求3所述的積分三角電路，其中該積分器包含：

一加法器，具有一第一輸入端、一第二輸入端及一輸出端，該第一輸入端用來接收該運算信號，該第二輸入端用來接收該輸出信號，該加法器用來對該運算信號及該輸出信號進行加法運算以產生一第二運算信號；以及

一延遲器，具有一輸入端耦接于該加法器的該輸出端，用來接收該第二運算信號，及一輸出端，耦接于該加法器的該第二輸入端，該延遲器用來將該第二運算信號延遲一個時鐘脈沖，以產生該輸出信號。

5.如權利要求4所述的積分三角電路，其中該延遲器為一D型觸發器，用來閂鎖該第二運算信號并于下一個時鐘脈沖輸出該輸出信號。

6.如權利要求3所述的積分三角電路，其中該積分三角處理單元還包含一量化器(Quantizer)，耦接于該積分器的該輸出端，該量化器用來對該輸出信號進行量化。

7.如權利要求3所述的積分三角電路，其中該積分三角處理單元還包含一第二多路轉換器，該第二多路轉換器包含：

一第一輸入端，耦接于該加法器的該輸出端，用來接收該加法器的運算結果；

一第二輸入端，耦接于該存儲單元，用來接收該積分三角處理單元前一個的積分三角運算結果；

二控制端，分別用來接收該狀態信號與一計數信號；以及

一輸出端，用來根據該二控制端所接收的該狀態信號與該計數信號選擇輸出該加法器的運算結果或者該積分三角處理單元前一個的積分三角運算結果。

8.如權利要求7所述的積分三角電路，其中該積分三角處理單元還包含一第三多路轉換器，耦接于該系數產生單元的輸出端，該第三多路轉換器用來根據該狀態信號與該計數信號由多個系數中選擇一系數輸出。

9.如權利要求8所述的積分三角電路，其中該積分三角處理單元還包含一乘法器，該乘法器包含：

一第一輸入端，耦接于該第三多路轉換器的輸出端，用來接收該第三多路轉換器所輸出的系數；

一第二輸入端，耦接于該第二多路轉換器，用來接收該加法器的運算結果或者該積分三角處理單元前一個的積分三角運算結果；以及

一輸出端；

其中，該乘法器用來對該第二多路轉換器所輸出的系數以及該加法器的運算結果或者該積分三角處理單元前一個的積分三角運算結果進行乘法運算，以產生積分三角運算結果。

10.如權利要求1所述的積分三角電路，其中該存儲單元為一存儲器。

11.如權利要求1所述的積分三角電路，其中該存儲單元為一隨機讀取存儲器。

12.一種于一積分三角電路中使用分時結構來處理音頻的方法，該方法包含：

產生積分三角運算的系數；

根據所產生的積分三角運算的系數，執行積分三角運算；以及

存儲積分三角運算結果；

其中通過上述步驟，執行多階的積分三角運算。