[發(fā)明專(zhuān)利]超大規(guī)模集成電路邏輯器件中斜肩式側(cè)墻的刻蝕方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200610119563.8
• 申請(qǐng)日: 2006-12-13
• 公開(kāi)（公告）號(hào): CN101202229A
• 公開(kāi)（公告）日: 2008-06-18
• 發(fā)明（設(shè)計(jì)）人: 王函;呂煜坤
• 申請(qǐng)（專(zhuān)利權(quán)）人: 上海華虹NEC電子有限公司
• 主分類(lèi)號(hào): H01L21/311
• 分類(lèi)號(hào): H01L21/311
• 代理公司: 上海浦一知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 顧繼光

技術(shù)領(lǐng)域

本發(fā)明涉及一種集成電路半導(dǎo)體制造工藝方法，尤其涉及一種超大規(guī)模集成電路邏輯器件中斜肩式側(cè)墻的刻蝕方法。

背景技術(shù)

在典型的邏輯器件工藝中，在輕摻雜漏(LDD)注入工藝之后需要制作介質(zhì)側(cè)墻(Spacer)來(lái)環(huán)繞多晶硅柵，防止更大計(jì)量的源漏注入過(guò)于接近溝道以致可能發(fā)生源漏穿通。

現(xiàn)有的側(cè)墻形成的制作工藝為：在輕摻雜漏注入工藝之后，首先淀積一層介質(zhì)薄膜，目前對(duì)于不同結(jié)點(diǎn)的工藝，介質(zhì)膜的種類(lèi)和層數(shù)各不相同，通常采用先淀積一層薄氧化硅，再淀積一層氮化硅，然后用等離子體進(jìn)行反刻去掉大多數(shù)的介質(zhì)膜，在多晶硅柵側(cè)面形成側(cè)墻保護(hù)。

現(xiàn)有的超大規(guī)模集成電路邏輯器件中側(cè)墻刻蝕中常見(jiàn)的問(wèn)題有：

1、隨著器件尺寸不斷縮小和集成度的大幅提高，多晶硅柵的間距尺寸不斷縮小，再加上側(cè)墻的寬度，使間距進(jìn)一步縮小，形成較大的深寬比(Aspect?ratio)。在后續(xù)的金屬前介質(zhì)(PMD)淀積工藝中，高深寬比使得介質(zhì)的充分填充產(chǎn)生困難，會(huì)在側(cè)墻之間產(chǎn)生空洞，特別是在小尺寸間隔多晶硅柵之間易產(chǎn)生空洞，如圖3所示，側(cè)墻的頂端肩部比較平緩，不利于PMD的淀積，容易產(chǎn)生空洞，這會(huì)使器件的可靠性大大降低。

2、側(cè)墻刻蝕完成后，需要測(cè)量有源區(qū)和隔離區(qū)上的氧化膜殘余厚度。在保證側(cè)墻刻蝕工藝窗口和形貌的前提下，要確保有源區(qū)上的氮化硅被全部刻蝕掉，同時(shí)氧化膜殘膜厚度具有較好的均一性，使后續(xù)的源漏區(qū)域(S/D)注入達(dá)到較好的效果。另一方面，隔離區(qū)上氧化膜的損失量需要精確估算和控制，否則會(huì)導(dǎo)致器件的漏電損失。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問(wèn)題是提供一種超大規(guī)模集成電路邏輯器件的斜肩式側(cè)墻的刻蝕方法，其解決了由于多晶硅柵的間距尺寸不斷縮小而使后續(xù)PMD淀積產(chǎn)生空洞的問(wèn)題，提高器件的可靠性。

為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種超大規(guī)模集成電路邏輯器件中斜肩式側(cè)墻的刻蝕方法，采用等離子體干法刻蝕法除去大多數(shù)的氧化硅和氮化硅介質(zhì)膜，形成側(cè)墻；包括如下步驟：步驟A，頂層氮化硅的主刻蝕：通過(guò)調(diào)整電極的功率、腔體的壓力和反應(yīng)氣體的流量比例，使得各向同性刻蝕的趨勢(shì)增加，從而獲得側(cè)墻的傾斜的頂端肩部形貌；步驟B，氮化硅的過(guò)刻蝕：通過(guò)調(diào)節(jié)一氟甲烷和氧氣的比例，獲得氮化硅對(duì)氧化硅的高選擇比(16∶1-22∶1)，在確保有源區(qū)氧化膜殘膜厚度具有良好均一性的同時(shí)，減少隔離區(qū)上氧化膜的損失，降低器件的漏電損耗。

步驟A中，通過(guò)調(diào)整終點(diǎn)檢出的參數(shù)來(lái)增加敏感度，刻蝕一到達(dá)氮化硅/氧化硅界面就跳出到下一步。

步驟A中，所述的調(diào)整電極的功率為130-170w；所述腔體的壓力為20-30mT；所述反應(yīng)氣體的流量比例為：四氟甲烷為30-60sccm，三氟甲烷為8-12sccm，氧氣為8-12sccm，氬氣80-100sccm。

步驟B中，所述的氮化硅對(duì)氧化硅的高選擇比優(yōu)選18∶1。

步驟B中，所述的一氟甲烷和氧氣的比例為3∶(2-1)。

步驟B中，考慮到成膜機(jī)成長(zhǎng)氧化膜厚變化以及硅片面內(nèi)均勻性，還有刻蝕機(jī)刻蝕速率的變化以及硅片面內(nèi)均勻性，通常會(huì)增加20％-40％的過(guò)刻蝕。

和現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果：在氮化硅主刻蝕時(shí)，調(diào)節(jié)電極功率和腔體壓力，使刻蝕各向同性刻蝕的趨勢(shì)增加，獲得傾斜的頂端肩部形貌，從而有利于后續(xù)PMD的填充生長(zhǎng)，降低空洞產(chǎn)生的機(jī)率，提高器件的可靠性。在氮化硅過(guò)刻蝕時(shí)，由于氮化硅對(duì)氧化硅的高選擇比，在充分刻掉有源區(qū)上氮化硅的同時(shí)，保持良好的氧化膜面內(nèi)均一性；同時(shí)，降低由于過(guò)刻蝕導(dǎo)致的隔離區(qū)上氧化膜的損失，降低了器件的漏電損耗。

附圖說(shuō)明

圖1是本發(fā)明方法中淀積介質(zhì)膜完成后的示意圖；

圖2是本發(fā)明方法完成后形成的側(cè)墻示意圖；

圖3是采用現(xiàn)有的側(cè)墻形成工藝方法形成的側(cè)墻結(jié)構(gòu)示意圖；

圖4是采用本發(fā)明方法形成的斜肩式側(cè)墻的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。

本發(fā)明超大規(guī)模集成電路邏輯器件中斜肩式側(cè)墻的刻蝕方法，包括如下步驟：步驟1，進(jìn)行輕摻雜漏注入工藝；步驟2，在柵(多晶硅)上淀積介質(zhì)膜，先淀積一層氧化膜(SiO₂)，再淀積一層氮化膜(SiN)(如圖1所示)；步驟3，用等離子體干法刻蝕法除去大多數(shù)的介質(zhì)膜，在柵的側(cè)面形成側(cè)墻(如圖2所示)。