[發(fā)明專利]基于相位切換的無毛刺CMOS射頻分頻器有效
| 申請?zhí)枺?/td> | 200610119556.8 | 申請日： | 2006-12-13 |
| 公開（公告）號： | CN101202544A | 公開（公告）日： | 2008-06-18 |
| 發(fā)明（設(shè)計）人： | 雷宇;朱紅衛(wèi);唐成偉;陳美娜 | 申請（專利權(quán)）人： | 上海華虹NEC電子有限公司 |
| 主分類號： | H03K23/52 | 分類號： | H03K23/52;H03K21/10;H03L7/085;H03L7/193 |
| 代理公司： | 上海浦一知識產(chǎn)權(quán)代理有限公司 | 代理人： | 顧繼光 |
| 地址： | 201206上*** | 國省代碼： | 上海;31 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 基于 相位 切換 毛刺 cmos 射頻 分頻器 | ||
1.一種基于多相切換的無毛刺CMOS射頻分頻器，其特征在于，包括四相預(yù)分頻器、高速輸出選擇電路和邏輯控制電路，其中：
四相預(yù)分頻器，用于向所述高速輸出選擇電路提供四個相位依次相差90度的基準(zhǔn)信號Ph1、Ph2、Ph3和Ph4，所述基準(zhǔn)信號Ph1、Ph2、Ph3和Ph4的周期為其輸入信號周期的四倍；
高速輸出選擇電路，其輸出端口處包括一個“邏輯或”操作，用于根據(jù)所述邏輯控制電路的使能信號PH1_EN、PH2_EN、PH3_EN和PH4_EN，使其輸出信號OUT和OUT按Ph1-＞Ph2-＞Ph3-＞Ph4-＞Ph1的順序進(jìn)行切換；
邏輯控制電路，用于輸出使能信號PH1_EN、PH2_EN、PH3_EN和PH4_EN，所述使能信號根據(jù)所述高速輸出選擇電路的輸出信號OUT和OUT進(jìn)行切換，當(dāng)需實現(xiàn)5倍分頻比時其切換邏輯為：最初PH1_EN和PH2_EN都輸出高電平，當(dāng)OUT的第一個下降沿到來的時候使PH1_EN變?yōu)榈碗娖剑?dāng)OUT第一個上升沿到來的時候令PH3_EN變?yōu)楦唠娖剑划?dāng)OUT第二個下降沿到來的時候PH2_EN變?yōu)榈碗娖剑琌UT第二個上升沿到來的時候令PH4_EN變?yōu)楦唠娖剑划?dāng)OUT第三個下降沿到來的時候PH3_EN變?yōu)榈碗娖剑琌UT第三個上升沿到來的時候令PH_EN1變?yōu)楦唠娖剑划?dāng)OUT第四個下降沿到來的時候PH4_EN變?yōu)榈碗娖剑琌UT第四個上升沿到來的時候令PH2_EN變?yōu)楦唠娖剑缓蟀凑丈鲜鲆?guī)律進(jìn)行切換，直到結(jié)束。
2.根據(jù)權(quán)利要求1所述的基于多相切換的無毛刺CMOS射頻分頻器，其特征在于，所述四相分頻器由兩個CML二分頻器級聯(lián)而成。
3.根據(jù)權(quán)利要求1所述的基于多相切換的無毛刺CMOS射頻分頻器，其特征在于，所述邏輯控制電路的輸入信號的頻率小于或等于所述四相預(yù)分頻器輸入信號頻率的一半。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于上海華虹NEC電子有限公司，未經(jīng)上海華虹NEC電子有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200610119556.8/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
